温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

通过将电平控制信号（／ＣＳ［０］、／ＣＳ［１］）共同设于Ｈ电平并将电源线（ＶＭ［０］、ＶＭ［１］）的电位共同设为低于电源电位（ＶＤＤ），能够大幅度减少存储单元阵列（１１０Ａ）的等待时和写入动作时的栅漏电流。并且，通过将电平控制信号（／ＣＳ［...
该专利属于株式会社瑞萨科技所有，仅供学习研究参考，未经过株式会社瑞萨科技授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。