温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种铁电浮栅存储器单元串及制备方法，包括：绝缘衬底上侧设置有沟道层，沟道层上设置有隧穿介质层，隧穿介质层上侧设置有复合单元；复合单元包括由下至上依次设置的浮栅金属层、铁电介质层和第一控制栅极金属层，其中，至少浮栅金属层和第一控制...
该专利属于中国科学院微电子研究所所有，仅供学习研究参考，未经过中国科学院微电子研究所授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。