温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本申请公开了延迟电路和包括该延迟电路的半导体装置。该延迟电路包括：第一延迟锁定环，其包括与时钟信号输入端连接的且包含第一组延迟单元的第一延迟链，并且第一组延迟单元中的一个第一延迟单元被配置为向外部输出第一延迟信号；第二延迟锁定环，其包括与时...
该专利属于湖北京邦科技有限公司所有，仅供学习研究参考，未经过湖北京邦科技有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。