温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种加入随机扰动的多相时钟生成电路，该时钟生成电路包括主时钟模块、随机信号生成模块和buffer矩阵开关模块；所述主时钟模块用于生成N条多相时钟信号；所述buffer矩阵开关模块用于在所述随机信号生成模块输出的随机控制信号控制下...
该专利属于中国电子科技集团公司第二十四研究所所有，仅供学习研究参考，未经过中国电子科技集团公司第二十四研究所授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。