温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本实用新型提供一种DLL延时链，该DLL延时链有效地减小了延时锁相环占空比失真的问题。该DLL延时链使用时钟差分信号的传输取代之前单端信号的传输，单端信号传输由于受PMOS和NMOS比例不匹配、器件特性随工艺的漂移、负载受版图匹配的影响等原...
该专利属于西安华芯半导体有限公司所有，仅供学习研究参考，未经过西安华芯半导体有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。