光电转换装置和成像系统制造方法及图纸

公开了光电转换装置和成像系统。光电转换装置包括：布置成多列的多个像素；对应于各列设置的多个比较器；参考信号生成单元，配置成将参考信号供给到多个比较器；计数器，配置成与第一时钟信号同步地生成包括多个比特的计数信号；同步单元，配置成使所述多个比特与第二时钟信号同步以生成同步后的计数信号，并且输出生成的同步后的计数信号；和对应于各个比较器设置的多个存储器，所述存储器中的每个存储器被配置成响应于比较器中的相应一个比较器的输出的变化来存储同步后的计数信号。

【技术实现步骤摘要】
光电转换装置和成像系统
本公开涉及光电转换装置和成像系统。
技术介绍
已知一种固态图像传感器，其中为包括布置成矩阵的像素的像素阵列中的各列，设置模数（AD）转换器。日本专利申请公开No.2011-166197讨论了一种技术，其中每个AD转换器包括计数器电路，彼此异相（outofphase）的多个时钟信号被提供给每个计数器。为了减小每个时钟信号中的占空偏差（dutydeviation），在日本专利申请公开No.2011-166197中讨论的技术采用设置在时钟信号的传输单元中的、包括其中串联连接多个中继缓冲器（repeatbuffer）的主传输线路和其中串联连接多个中继缓冲器的副传输线路的结构。在这样的结构中，副传输线路是自主传输线路的分支。然而，在日本专利申请公开No.2011-166197中讨论的结构不能把时钟信号中的占空偏差抑制到足够的水平。此外，其中多个AD转换器共用计数器电路的结构也可能导致占空偏差的问题。解决上述问题至少之一是有益的。
技术实现思路
按照本专利技术的一方面，一种光电转换装置，包括：布置成多列的多个像素；对应于各个列设置的多个比较器；参考信号生成单元，配置成将参考信号供给到多个比较器；计数器，配置成与第一时钟信号同步地生成包括多个比特的计数信号；同步单元，配置成使所述多个比特与第二时钟信号同步以生成同步后的计数信号，并且输出生成的同步后的计数信号；和对应于各个比较器设置的多个存储器，所述存储器中的每个存储器被配置成响应于比较器中的相应一个比较器的输出的变化来存储同步后的计数信号。按照本专利技术的另一方面，一种光电转换装置，包括：布置成多列的多个像素；对应于各个列设置的多个比较器；参考信号生成单元，配置成将参考信号供给到多个比较器；对应于各个比较器设置的多个数字信号生成单元；时钟信号生成单元，配置成生成彼此异相的多个时钟信号；和同步单元，配置成使多个时钟信号与第二时钟信号同步以生成多个同步后的时钟信号，并且输出生成的同步后的时钟信号。多个数字信号生成单元中的每个数字信号生成单元包括：配置成响应于多个同步后的时钟信号来进行计数操作的计数器。参考附图，根据实施例的以下说明，本专利技术的其它特征将变得清楚。附图说明图1图解说明光电转换装置的结构。图2图解说明光电转换装置的一部分的结构。图3是图解说明光电转换装置的操作的时序图。图4图解说明计数器的结构。图5图解说明异或（EXOR）电路的结构。图6是图解说明EXOR电路的操作的时序图。图7是说明格雷码计数器电路的占空偏差的时序图。图8图解说明同步单元的结构。图9是说明计数器的操作的时序图。图10图解说明选择单元的结构。图11A和图11B是说明二进制码计数器电路中的占空偏差的示图。图12图解说明光电转换装置的结构。图13图解说明同步后的计数信号的传输路径的结构。图14图解说明光电转换装置的结构。图15图解说明光电转换装置的一部分的结构。图16是图解说明数字信号生成单元的操作的时序图。图17图解说明成像系统的结构。具体实施方式图1是图解说明按照第一实施例的光电转换装置的结构的方框图。光电转换装置包括像素阵列1、读取单元组2、比较单元组3、存储单元组4、参考信号生成单元5、计数器6、选择单元7和同步单元8。像素阵列1包括布置成多列的多个像素。读取单元组2包括对应于像素阵列1中的各列设置的多个读取单元。比较单元组3包括对应于各个读取单元设置的多个比较器。存储单元组4包括对应于各个比较器设置的多个存储单元。响应于斜坡使能信号RAMP_EN的输入，参考信号生成单元5输出具有随时间变化的信号电平的参考信号。响应于计数使能信号CNT_EN，计数器6计数第一时钟信号CLK1，并输出M比特计数信号。选择单元7有选择地把从计数器6输出的计数信号和M比特数字数据9之一输出给同步单元8。数字数据9是从数据供给单元（未示出）提供的。同步单元8使从选择单元7输出的M比特信号与第二时钟信号CLK2同步，并输出同步后的计数信号。以来自比较单元中的一个相应比较单元的输出的变化作为触发，各列中的存储单元存储来自同步单元8的输出。图2是图解说明布置在各列之一中的像素阵列1、读取单元组2和比较单元组3的结构例子的方框图。像素阵列1包括连接到单个读取单元22的多个像素21。读取单元22例如包括恒流源23和放大器24。如果像素21包括放大晶体管，那么恒流源23和放大晶体管共同构成源极跟随器电路。放大器24可以是如图2中图解所示的、向从像素21输出的信号提供-A倍增益的反相放大电路，或者可以是提供正增益的非反相放大电路。可替代地，放大器24可以是只进行缓冲的缓冲电路。读取单元22还可包括用于降低包含在从像素21输出的信号中的噪声分量的降噪电路。放大器24的输出作为读取单元22的输出，被提供给比较器25。图3是说明在图1中图解所示的光电转换装置的操作的时序图。为了简化说明，用十进位记数法表示从计数器6输出的计数信号的值，不过实际上，计数信号作为M比特信号被输出。此外，在跨时刻t1到时刻t3的时段期间，选择单元7被设定成把从计数器6输出的计数信号提供给存储单元组4。在时刻t1之前，读取单元组2把待转换成数字信号的模拟信号提供给比较单元组3。在时刻t1，斜坡使能信号RAMP_EN和计数使能信号CNT_EN各自变成高电平。从而，参考信号生成单元5的输出开始随时间变化，计数器6开始第一时钟信号CLK1的计数操作。按照本实施例，第一时钟信号CLK1每次上升时，计数值被递增。参考信号可随时间线性变化，或者可以阶梯式地变化。当读取单元22的输出和参考信号之间的电平关系在时刻t2被逆转时，比较器25的输出从高电平变成低电平，并且存储单元此时存储计数信号。此时存储的计数信号是与从读取单元22输出的模拟信号对应的数字信号。之后，参考信号的电平继续变化，直到时刻t3为止，随后参考信号的输出被复位。如果待转换的模拟信号不在允许AD转换的动态范围内，那么比较器25的输出不变化，直到时刻t3为止。在这种情况下，在时刻t1之前的时间点的数据被存储在该列的存储单元中，结果导致异常值。从而，在时刻t3之后，控制选择单元7把数字数据9，而不是计数信号提供给存储单元，从而数字数据9被存储在存储单元中。数字数据9具有预定值，例如是与允许AD转换的最大值对应的数字信号。之后，存储在存储单元组4中的数字信号经由列选择单元（未示出），被输出给下一级电路。作为计数器6的结构例子，图4中图解说明进行从Gr[0]到Gr[M-1]的M比特输出的格雷码计数器电路的结构。格雷码计数器电路包括M比特二进制计数器电路41和M个异或（EXOR）电路42。二进制计数器电路41响应于第一时钟信号CLK1的输入，进行计数操作。除了输出最高有效位Gr[M-1]的EXOR电路42以外，格雷码计数器电路中的每个EXOR电路42把二进制计数器电路41的输出中的相邻两个比特的输出作为输入，并输出一个比特。更具体地，EXOR电路42把二进制计数器电路41的输出B[n]和B[n+1]作为输入，并生成格雷码计数器电路的输出Gr[n]（这里，n是自然数）。输出最高有效位Gr[M-1]的EXOR电路42被连接到输出B[M-1]和地（GND）。以最低有效位Gr[0]为例，图5中图解本文档来自技高网...

【技术保护点】
一种光电转换装置，包括：布置成多列的多个像素；对应于各个列设置的多个比较器；参考信号生成单元，配置成将参考信号供给到多个比较器；计数器，配置成与第一时钟信号同步地生成包括多个比特的计数信号；同步单元，配置成使所述多个比特与第二时钟信号同步以生成同步后的计数信号，并且输出生成的同步后的计数信号；和对应于各个比较器设置的多个存储器，所述存储器中的每个存储器被配置成响应于比较器中的相应一个比较器的输出的变化来存储同步后的计数信号。

【技术特征摘要】
2012.10.05 JP 2012-2233071.一种光电转换装置，包括：布置成多列的多个像素；对应于各个列设置的多个比较器，每个比较器接收参考信号；参考信号生成单元，配置成将参考信号供给到多个比较器；计数器，配置成与第一时钟信号同步地生成包括构成格雷码的多个比特的计数信号；与承载计数信号的所述多个比特的多个位线相连的同步器，配置成使从计数器输出的构成格雷码的所述多个比特与第二时钟信号同步以生成同步后的计数信号，并且输出生成的同步后的计数信号；和对应于各个比较器设置的多个存储器，所述存储器中的每个存储器被配置成响应于比较器中的相应一个比较器的输出的变化来存储来自同步器的同步后的计数信号。2.按照权利要求1所述的光电转换装置，还包括：第二同步器，配置成使从同步器输出的同步后的计数信号与第二时钟信号同步并且输出所得的信号，其中，从同步器输出的同步后的计数信号被供给到所述多个存储器中的一部分存储器，第二同步器的输出被供给到所述多个存储器中的其他部分存储器。3.按照权利要求1所述的光电转换装置，还包括：配置成供给数字数据的数据供给器；和选择器，其中，选择器有选择地把数字数据或计数信号输出到同步器。4.按照权利要求3所述的光电转换装置...

【专利技术属性】
技术研发人员：中村恒一，岩田公一郎，齐藤和宏，秋山健史，板野哲也，樋山拓己，武藤隆，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：日本;JP