【技术实现步骤摘要】
本公开涉及在诸如IXD (液晶显示器)的显示装置上显示图像的。
技术介绍
图15是示出使用图像显示器LSI (大规模集成)I作为传统图像显示设备的示例的图像显示系统的结构的框图。在该图像显示系统中，图像显示器LSIl根据来自微型计算机10的指令，执行用于在IXD (液晶显示器)2上显示多种类型的图像的图像处理。为诸如闪存ROM的非易失性存储器的图像存储器3存储将被显示在LCD2上的多段图像数据。非易失性存储器20连接到微型计算机10。非易失性存储器20存储用于初始化包括图像显示器LSIl的整个图像显示系统的初始化固件。微型计算机10从非易失性存储器20读取初始化固件，并且在通电或系统启动的定时执行初始化固件。由此，初始化图像显示器LSI1。此后，根据来自微型计算机10的指令，图像显示器LSIl从图像存储器3读取图像数据，并且在IXD2上显示图像数据。例如在JP-A-2001-83958中公开了用于该类型的图像显示系统的图像显示器LSII。现有技术具有以下问题。首先，在一些图像显示系统中，微型计算机10执行初始化固件所要求的时间长。该类型的图像显示系统具有...
【技术保护点】
一种耦接至非易失性存储器部的图像显示设备，包括：图像处理部分，所述图像处理部分被配置成在显示装置上显示图像；初始设定电路；以及控制寄存器，所述控制寄存器被配置成控制所述图像显示设备中的各个部分，其中，在所述图像显示设备的通电或启动时，所述初始设定电路从所述非易失性存储器部读取初始化数据，并且对于所述控制寄存器设置用于与所述非易失性存储器部通信的通信模式，所述通信模式由所述初始化数据指定；其中，在所述初始设定电路对于所述控制寄存器设置所述通信模式之后，所述图像处理部分通过使用在所述控制寄存器中设置的所述通信模式从所述非易失性存储器部读取图像数据，并且在所述显示装置上显示关于所...
【技术特征摘要】
2012.09.04 JP 2012-1943281.一种耦接至非易失性存储器部的图像显示设备，包括: 图像处理部分，所述图像处理部分被配置成在显示装置上显示图像； 初始设定电路；以及 控制寄存器，所述控制寄存器被配置成控制所述图像显示设备中的各个部分， 其中，在所述图像显示设备的通电或启动时，所述初始设定电路从所述非易失性存储器部读取初始化数据，并且对于所述控制寄存器设置用于与所述非易失性存储器部通信的通信模式，所述通信模式由所述初始化数据指定； 其中，在所述初始设定电路对于所述控制寄存器设置所述通信模式之后，所述图像处理部分通过使用在所述控制寄存器中设置的所述通信模式从所述非易失性存储器部读取图像数据，并且在所述显示装置上显示关于所述图像数据的初始图像。2.根据权利要求1所述的图像显示设备，其中，所述非易失性存储器部具有存储所述图像数据的图像存储器和存储所述初始化数据的非易失性存储器； 其中，在所述图像显示设备的所述通电或所述启动时，所述初始设定电路从所述非易失性存储器读取所述初始化数据，并且对于所述控制寄存器设置用于与所述图像存储器通信的所述通信模式，所述通信模式由所述初始化数据指定；以及 其中，所述图像处理部分通过使用在所述控制寄存器中设置的所述通信模式从所述图像存储器读取所述图像数据，并且在所述显示装置上显示关于所述图像数据的初始图像。3.根据权利要求1所述的图像显示设备，其中，所述非易失性存储器部由存储所述图像数据和所述初始化数据的单个图像存储器配置。4.根据权利要求1`至3中任一项所述的图像显示设备，进一步包括: 时钟生成部分，所述时钟生成部分被配置成对输入时钟执行倍频，以生成所述图像显示设备的系统时钟， 其中，所述初始设定电路对于所述控制寄存器设置所述倍频的倍增率；以及 其中，所述倍频的所述倍增率由从所述非易失性存储器部读取的初始化数据指定。5.根据权利要求1至3中任一项所述的图像显示设备，其中，所述初始设定电路通过多种类型的通信模式读取预先存储在所述非易失性存储器部中的测试值，比较所述测试值与期望值，并且通过使用所读取的测试值与所述期望值一致的通信模式，从所述非易失性存储器部读取所述初始化数据。6.根据权利要求4所述的图像显示设备，进一步包括: 倍增率设定终端，对于所述倍增率设定终端设置值， 其中，在从所述非易失性存储器部读取所述初始化数据之前，基于对于所述倍增率设定终端设置的所述值，对于所述控制寄存器设置对于所述输入时钟的所述倍频的倍增率。7.根据权利要求1至3中任一项所述的图像显示设备，进一步包括: 字节计数设定终端，对于所述字节计数设定终端设置值， 其中，在...
【专利技术属性】
技术研发人员：平井良康，西川幸成，本目光弘，
申请(专利权)人：雅马哈株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。