非易失性逻辑阵列中基于优先级的备份制造技术

本发明专利技术涉及非易失性逻辑阵列中基于优先级的备份。处理设备基于优先级或分箱结构而选择性地只备份某些数据。在一种方法中，非易失性逻辑控制器通过在非易失性逻辑元件阵列中存储表示机器状态的少于机器状态的所有数据的一部分数据来存储机器状态。因此，非易失性逻辑控制器通过根据用于备份和恢复的第一类别来存储机器状态的第一组程序数据，并通过根据用于备份和恢复的第二类别来存储机器状态的第二组程序数据，以此在多个非易失性逻辑元件阵列中存储机器状态。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及非易失性逻辑阵列中基于优先级的备份。处理设备基于优先级或分箱结构而选择性地只备份某些数据。在一种方法中，非易失性逻辑控制器通过在非易失性逻辑元件阵列中存储表示机器状态的少于机器状态的所有数据的一部分数据来存储机器状态。因此，非易失性逻辑控制器通过根据用于备份和恢复的第一类别来存储机器状态的第一组程序数据，并通过根据用于备份和恢复的第二类别来存储机器状态的第二组程序数据，以此在多个非易失性逻辑元件阵列中存储机器状态。【专利说明】非易失性逻辑阵列中基于优先级的备份相关申请本申请要求享有2012年9月10日提交的美国临时申请61/698，906的权益，该临时申请通过引用整体并入到此。
本专利技术总体涉及非易失性存储器单元及其在系统中的使用，特别涉及与逻辑阵列的组合，以提供非易失性逻辑模块。
技术介绍
许多便携式电子设备依靠电池操作，例如手机、数码相机/摄像机、个人数字助理、膝上型电脑和视频游戏。在不活动周期期间，设备可能不执行处理操作，并且可能被置于在断电模式或待机功率模式以保存电力。在低功耗待机功率模式下，提供给电子设备内一部分逻辑的电源可能被关闭。然而，在待机功率模式期间漏电流的存在代表了对设计便携式、电池操作的设备的挑战。设备内的数据保持电路(例如触发器和/或锁存器)可以被用来在设备进入待机功率模式之前存储状态信息以便以后使用。数据保持锁存器(其还可以被称为阴影锁存器或气球锁存器)通常由单独的“常开”电源供电。用于在不活动周期期间减少漏电流的已知技术利用多阈值CMOS (MTCMOS)技术来实现阴影锁存器。在这种方法中，阴影锁存器利用厚栅氧化物晶体管和/或高阈值电压(Vt)晶体管来减少待机功率模式中的漏电流。阴影锁存器在正常操作期间(例如在有效功率模式期间)通常与电路的其余部分脱离，以维持系统性能。为了在“主从”触发器拓扑中保持数据，第三锁存器(例如阴影锁存器)可以被添加到主锁存器和从锁存器，用于数据保持。在其他情况下，从锁存器可以被配置为在低功耗操作期间作为保持锁存器操作。然而，仍然需要一些功率来保持所保存的状态。例如，参见美国专利7，639，056 “Ultra Low AreaOverhead Retention Flip-Flop for Power-Down Applications，，,其通过引用并入到此。片上系统(SoC)是已经存在了很长时间的概念；基本方法是将越来越多的功能集成到给定的设备。这种集成可以采取硬件或解决方案软件的形式。传统上通过增加时钟速率和采用更先进的工艺节点来实现性能增益。许多SoC设计将微处理器核或多个核与各种外围设备和存储器电路配对。能量收集(也被称为功率收集或能量采集)是从外部源得到、捕获能量并且存储用于小型无线自治设备(例如用在可佩带电子器件和无线传感器网络中的那些设备)的过程。收集的能量可以从各种源得到，例如:太阳能、热能、风能、盐度梯度和动能等。然而，典型的能量收集器为低能量的电子器件提供非常少量的功率。能量收集器的能量源作为周围背景而存在，并且可供使用。例如，温度梯度存在于内燃机的操作中，而在城区，由于无线电和电视广播等，环境中存在大量的电磁能量。【专利附图】【附图说明】图1是根据本专利技术各种实施例配置的一部分示例片上系统(SoC)的功能方框图；图2是图1的SoC中使用的一个触发器群的更详细的方框图；图3是示出由铁电电容器展示的极化磁滞的图；图4-7是示出根据本专利技术的各种实施例配置的示例铁电非易失性位单元的原理图和时序图；图8-9是示出根据本专利技术的各种实施例配置的另一个示例铁电非易失性位单元的原理图和时序图；图10是示出图1的SoC中使用的示例NVL阵列的方框图；图1lA和图1lB是图10的NVL阵列中使用的输入/输出电路的更详细的原理图；图12A是示出根据本专利技术的各种实施例配置的在读取周期期间的示例偏移电压测试的时序图；图12B是示出根据本专利技术的各种实施例配置的在偏移电压的示例扫描期间生成的直方图；图13是示出图10的NVL阵列中奇偶校验生成的原理图；图14是示出根据本专利技术的各种实施例配置的NVL阵列内的示例电源域的方框图；图15是根据本专利技术的各种实施例配置的在NVL阵列中使用的示例电平转换器的原理图；图16是示出根据本专利技术的各种实施例配置的在铁电位单元内使用感测放大器的电平移位的示例操作的时序图；图17是根据本专利技术的各种实施例配置的示例功率检测布置的方框图；图18是示出根据本专利技术的各种实施例配置的处理设备分类数据的示例操作的流程图；图19是根据本专利技术的各种实施例配置的处理设备基于优先级备份数据的另一个示例操作的流程图；以及图20是根据本专利技术的各种实施例配置的包括NVL阵列的另一个示例SoC的方框图。本领域技术人员将理解，示出图中的元件是为了简单和清楚，不一定按比例绘制。例如，图中的某些元件的尺寸和/或相对位置可以相对于其他元件被夸大，以帮助更好地理解本专利技术的各种实施例。同样地，经常不描述在商业上可行的实施例中有用或必需的常见但易于理解的元件，以便有助于减少对这些不同实施例的理解的阻碍。还将理解，可以以特定的发生顺序描述或描绘某些动作和/或步骤，而本领域技术人员将明白，实际上并不需要关于序列的这种特异性。还将理解的是，此处使用的术语及表达具有如本领域技术人员如上阐述对这些术语和表达所赋予的普通技术含义，除了在此阐述的不同的具体含义。【具体实施方式】现在将参考附图详细描述本专利技术的具体实施例。为了一致，各个附图中的类似元件由类似的参考数字表示。在下列详细描述中，阐述许多具体的细节以提供更透彻的理解。然而，对本领域技术人员显而易见的是，没有这些具体细节也可以实施本专利技术的各方面。在其他实例中，没有详细描述公知的特征以避免不必要地使描述复杂化。虽然现有技术系统使用保持锁存器来保持低功耗操作期间逻辑模块中的触发器的状态，但是仍然需要一些功率来保持状态。相比之下，在完全去除电源时，非易失性元件可以保持逻辑模块中的触发器的状态。这类逻辑元件在此将被称为非易失性逻辑(NVL)。在SoC(片上系统)内用NVL实现的微控制单元(MCU)可以具有在不损失功能的情况下停止、断电和上电的能力。在完全去除电源后，不需要系统复位/重启来恢复操作。这种能力对新兴的能量收集应用来说是理想的，例如近场通信(NFC)、射频识别(RFID)应用和嵌入式控制和监测系统，例如，在这些系统中，复位/重启过程的时间和功率成本会消耗许多可用能量，从而为有用的计算、感测或控制功能留下很少能量或没有留下能量。虽然本说明书讨论了包含可编程MCU以便对SOC状态机进行排序的S0C，但本领域技术人员可以明白，NVL可以应用于硬编码到普通逻辑门或基于ROM、PLA或PLD的控制系统的状态机。在一种方法中，SoC包括一个或多个非易失性逻辑块。例如，基于非易失性逻辑(NVL)的SoC可以在接收到电力中断后备份其工作状态(所有触发器)，在睡眠模式下具有零泄漏，以及在上电后需要小于400ns来恢复系统状态。没有NVL，芯片将必须在至少一个低功耗保持状态(即使在待机模式下，该状态也需要持续的电源)下保持所有触发器供电，或者必须在上电后浪费能量和时间重启。对于能量收集应用，NVL是有用本文档来自技高网...

【技术保护点】
一种计算设备装置，其提供基于非易失性逻辑的计算，该装置包括：多个非易失性逻辑元件阵列；多个易失性存储元件；至少一个非易失性逻辑控制器，其被配置为控制所述多个非易失性逻辑元件阵列，以存储由所述多个易失性存储元件表示的机器状态，并将存储的机器状态从所述多个非易失性逻辑元件阵列读出到所述多个易失性存储元件；其中所述至少一个非易失性逻辑控制器进一步被配置为通过在所述多个非易失性逻辑元件阵列中存储表示所述机器状态的少于所述机器状态的所有数据的一部分数据，以此存储所述机器状态。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：S·C·巴特林，S·卡纳，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国;US