主机与外围装置之间的接口制造方法及图纸

本发明专利技术涉及主机与外围装置之间的接口，其公开了用于在计算系统中的主机装置与一个或多个外围装置之间的接口的各种实施方式。外围侧控制器、主机侧控制器和外围侧转换器位于与主机装置通信的外围装置上。该外围侧转换器将来自外围装置中的内部总线的数据传送到用于外围装置的外部接口中。该内部总线与第一总线协议关联，而外部接口与第二总线协议关联。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及主机与外围装置之间的接口，其公开了用于在计算系统中的主机装置与一个或多个外围装置之间的接口的各种实施方式。外围侧控制器、主机侧控制器和外围侧转换器位于与主机装置通信的外围装置上。该外围侧转换器将来自外围装置中的内部总线的数据传送到用于外围装置的外部接口中。该内部总线与第一总线协议关联，而外部接口与第二总线协议关联。【专利说明】主机与外围装置之间的接口相关案例的交叉参考本申请要求在2012年9月24日提交的题为“虚拟架构扩展器”的美国临时专利申请61/705，126的优先权，其内容不失其完整性地并入本文以供参考。本申请同样要求在2013年I月15日提交的题为“主机与外围装置之间的接口”的美国临时专利申请61/752，574的优先权，其内容不失其完整性地并入本文以供参考。
片上系统(SoC)可包括存储各种类型数据的存储器。SoC同样包括辅助实现存储器、SoC中其它部件和SoC外部的外围装置之间通信的内部总线架构。
技术实现思路
根据本专利技术的一个方面，提出了一种系统，包括:主机装置以及外围装置，该主机装置包括:总线架构，与第一总线协议关联；以及主机侧转换器，与总线架构通信，主机侧转换器被配置为将来自总线架构的数据提供到用于主机装置的外部接口，外部接口与第二总线协议关联；该外围装置包括:外围侧转换器，与外部接口通信，外围侧转换器被配置为将来自外部接口的数据提供到外围装置中的内部总线中，内部总线与第三总线协议关联；以及主机侧控制器，被配置为从内部总线获得数据。根据本专利技术该方面的一种实施方式，该外围装置还包括用于外围装置的外围侧控制器，外围侧控制器与主机侧控制器通信。根据本专利技术该方面的一种实施方式，主机侧转换器被配置为将数据从根据第一总线协议转换为根据第二总线协议；以及外围侧转换器被配置为将数据从根据第二总线协议转换为根据第三总线协议。根据本专利技术该方面的一种实施方式，主机装置包括与总线架构通信的额外主机侧转换器，额外主机侧转换器被配置为提供数据至用于主机装置的额外外部接口，额外外部接口与第二总线协议关联；以及系统包括额外的外围装置，外围装置包括:与额外外部接口通信的额外外围侧转换器，额外外围侧转换器被配置为将来自额外外部接口的数据提供到额外外围装置中的额外内部总线中。根据本专利技术该方面的一种实施方式，外部接口包括多个可配置的通道。根据本专利技术该方面的一种实施方式，主机装置位于第一芯片上，而外围装置位于第二芯片上。根据本专利技术该方面的一种实施方式，第一总线协议与第三总线协议相同。根据本专利技术该方面的一种实施方式，第一总线协议和第三总线协议不同。根据本专利技术该方面的一种实施方式，第二总线协议至少部分地基于MIPI低延迟接口(LLI)协议、外围部件互连(PCI)协议或其任意组合。根据本专利技术的另一方面，提出一种方法，包括:使用主机装置将来自主机装置中的总线架构的数据传送至用于主机装置的外部接口，总线架构与第一总线协议关联，外部接口与第二总线协议关联；使用外围装置将来自外部接口的数据传送到用于外围装置的内部总线，内部总线与第三总线协议关联；以及在外围装置中将来自内部总线的数据传送到位于外围装置中的主机侧控制器。根据本专利技术该另一方面的一种实施方式，还包括在主机装置中将数据从根据第一总线协议转换为根据第二总线协议。根据本专利技术该另一方面的一种实施方式，还包括在外围装置中将数据从根据第二总线协议转换为根据第三总线协议。根据本专利技术该另一方面的一种实施方式，还包括使用位于外围装置中的外围侧控制器与主机侧控制器通信。根据本专利技术该另一方面的一种实施方式，第一总线协议和第三总线协议不同于第二总线协议。根据本专利技术该另一方面的一种实施方式，第二总线协议至少部分地基于MIPI低延迟接口(LLI)总线协议。根据本专利技术该另一方面的一种实施方式，第二总线协议至少部分地基于外围部件互连(PCI)总线协议。根据本专利技术的又一个方面，提出一种设备，包括:外围侧控制器；主机侧控制器，与外围侧控制器通信；内部总线，与主机侧控制器通信，内部总线与第一总线协议关联；以及外围侧转换器，被配置为将来自内部总线的数据传送到外部接口中，外部接口与第二总线协议关联。根据本专利技术该又一方面的一种实施方式，外围侧控制器和主机侧控制器在相同的芯片上。根据本专利技术该又一方面的一种实施方式，第二总线协议至少部分地基于MIPI低延迟接口(LLI)。根据本专利技术该又一方面的一种实施方式，第二总线协议至少部分地基于MIPI低延迟接口(LLI)或外围部件互连(PCI)协议。【专利附图】【附图说明】参考下面的附图可更好地理解本公开的多个方面。附图中的部件不一定按比例绘制，而是重点在于清楚地示出本公开的原理。此外，在附图中，相同的附图标记指示贯穿多个视图中相应的部件。图1是根据本公开各种实施方式的第一计算系统的示例图。图2是根据本公开各种实施方式的第二计算系统的示例图。图3是根据本公开各种实施方式的第三计算系统的示例图。图4是示出根据本公开各种实施方式的图3的第三计算系统中主机装置实现的功能示例的流程图。图5是示出根据本公开各种实施方式的图3的第三计算系统中外围装置实现的功能示例的流程图。图6是示出根据本公开各种实施方式的图3的第三计算系统中外围装置实现的功能示例的流程图。图7是示出根据本公开各种实施方式的图3的第三计算系统中主机装置实现的功能示例的流程图。【具体实施方式】本公开旨在辅助实现计算系统中多个装置之间的通信。参考图1，其示出了根据本公开的各种实施方式的计算系统103 —部分的示例。该计算系统103可以是执行各种计算处理功能的一个或多个装置。作为非限制性示例，计算系统103可以实施为以下形式:台式计算机、服务器计算机、笔记本计算机、平板计算机、移动电话、音乐播放器、电视机、机顶盒、电子书阅读器或提供计算能力的任何其它类型的装置。计算系统103可包括与一个或多个外围装置109a到109c通信的主机装置106。该主机装置106可包括例如片上系统(SoC)、微控制器或作为外围装置109a到109c的主机的任何其它类型的装置。本示例中的主机装置106包括存储器113、内部总线架构116、存储器控制器119和为简便起见这里没有详细讨论的其它部件。存储器113可存储用于计算系统103的数据。根据各种实施方式，存储器113可包括易失性存储器和/或非易失性存储器。因此，存储器113可包括随机存取存储器(RAM)、只读存储器(ROM)和/或任何其它类型的存储器技术。虽然存储器113示出作为单一的部件，但应理解存储器113可包括具有相同或不同类型存储器技术的多个部件。根据各种实施方式，存储器113可在与主机装置106中的一个或多个其它部件相同的芯片上制造。总线架构116辅助实现主机装置106中部件之间的数据传送。例如，总线架构116可辅助实现存储器113与处理器(未示出)之间的数据传送。此外，总线架构116可辅助实现主机装置106与一个或多个外围装置109a到109c之间的数据传送。总线架构116可包括在其上数据可传播的一个或多个总线。在图1中示出的实施方式中，总线架构116包括初级总线123、次级总线126和第三总线129。然而，应理解在可选实施方式中，总线架构116可包括更少或本文档来自技高网...

【技术保护点】
一种系统，包括：主机装置，包括：总线架构，与第一总线协议关联；以及主机侧转换器，与所述总线架构通信，所述主机侧转换器被配置为将来自所述总线架构的数据提供到用于所述主机装置的外部接口，所述外部接口与第二总线协议关联；以及外围装置，包括：外围侧转换器，与所述外部接口通信，所述外围侧转换器被配置为将来自所述外部接口的数据提供到所述外围装置中的内部总线，所述内部总线与第三总线协议关联；以及主机侧控制器，被配置为从所述内部总线获得数据。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：马志杰，
申请(专利权)人：美国博通公司，
类型：发明
国别省市：美国;US