USB接口的国芯仿真器终端制造技术

本实用新型专利技术是一种USB接口的国芯仿真器终端，该仿真器终端包括主控模块、USB接口、JTAG接口和LED指示灯；主控模块包括C*Core3118处理器、CPLD可编程器件、NORFlash和电平转换模块；USB接口、LED指示灯、NORFlash和CPLD可编程器件分别与C*Core3118处理器连接，JTAG接口通过电平转换模块与CPLD可编程器件连接。本实用新型专利技术支持开源集成开发环境且价格便宜的国芯仿真器，调试者根据自身条件和使用习惯选用Eclipse、Insight、JARI-IDE或者第三方集成开发环境等软件，用户可以自由选择Windows还是Linux上的集成开发环境；它设计了USB接口与集成开发环境IDE相连接，提供了高速通信的功能；它提供了在线FLASH编程的功能，大大减轻了用户的使用难度。它的硬件方案成本低廉，为国芯处理器的大范围应用提供了基本保障。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
USB接口的国芯仿真器终端
本技术涉及一种嵌入式系统中的调试装置，特别是一种针对嵌入式国芯处理器调试的终端设备。
技术介绍
自微处理器问世以来，嵌入式系统得到了飞速的发展，嵌入式处理器是嵌入式系统的核心，可以运行嵌入式系统软件和应用软件，它的推广应用离不开配套的开发工具。嵌入式处理器的开发需要特殊的开发环境，一般包括交叉编译器、交叉调试器、集成开发环境(IDE)等。交叉调试器有两种实现方式:一种是片上调试，另一种是在目标机处理器上运行监控程序来完成调试。前者需要处理器的硬件调试模块支持，如MIPS处理器的EJTAG，国芯处理器的OnCE等，通过上述模块可以在裸机状态下，对硬件系统和软件系统进行调试，而后者只能在处理器正常工作后才可以使用的一种调试手段，如uBoot和Yamon等监控程序。国芯处理器是中国信息产业部和摩托罗拉公司在中国合作的结晶，是苏州国芯科技有限公司接受摩托罗拉低功耗、高性能32位RISC嵌入式M*Core技术及其SoC设计方法的基础上，研制的具有自主知识产权的C*Core系列处理器，已经获得多项国家专利和软件著作权，是国家核高基项目。国芯OCore系列处理器中实现了 OnCE调试模块，目前只有国外的仿真器支持国芯处理器的调试，国内用户使用该仿真器具有以下的问题:仿真器价格昂贵，还需要另外购买付费集成开发环境IDE;该仿真器只能通过硬件串口和调试主机的IDE通信，速度很慢；不支持FLASH器件的在线编程。国芯处理器的大范围应用受到开发工具的制约。
技术实现思路
本技术所要解决的技术问题是针对现有技术的不足，提供使用条件制约低、应用范围广、高速、支持更多集成开发环境的USB接口的国芯仿真器终端。本技术所要解决的技术问题是通过以下的技术方案来实现的。本技术是一种USB接口的国芯仿真器终端，其特点是，该仿真器终端包括主控模块、USB接口、JTAG接口和LED指示灯；主控模块包括C*Core 3118处理器、CPLD可编程器件、NOR Flash和电平转换模块；所述的USB接口、LED指示灯、NOR Flash和CPLD可编程器件分别与OCore 3118处理器连接，JTAG接口通过电平转换模块与CPLD可编程器件连接。本技术所要解决的技术问题还可以通过以下的技术方案来进一步实现。以上所述的一种USB接口的国芯仿真器终端，其特点是:所述的CPLD可编程器件采用EPM570T144C5N芯片，通过总线方式连接到C*Core 3118处理器的外部总线接口模块上；所述总线包括地址总线A[22:17]和A[ll:0]，数据总线D[31:0]以及控制总线；所述控制线包括EB [3:0]信号、R/W信号、OE信号和CS3信号；其中，EB信号表示字节使能选择，低电平有效，EBO对于数据总线D [7:0], EBl对于数据总线D [15:8]，EB2对于数据总线D [23:16]，EB3对于数据总线D[31:24] ;R/W信号表示读写，低电平信号表示写有效，高电平信号表不读有效；0E信号表不输出使能,低电平有效；CS3表不片选信号使能信号,低电平有效；上述所有总线信号都连接到CPLD可编程器件的I/O管脚上。本技术所要解决的技术问题还可以通过以下的技术方案来进一步实现。以上所述的一种USB接口的国芯仿真器终端，其特点是:所述的NOR Flash采用AM29LV640D芯片，通过总线方式连接到C*Core 3118处理器的外部总线接口模块上；所述总线包括地址总线A[22:1]，数据总线D[31:16]以及控制总线；所述控制线包括EBO信号、R/W信号、OE信号、CSO信号，其中CSO表示片选使能信号，低电平有效。本技术所要解决的技术问题还可以通过以下的技术方案来进一步实现。以上所述的一种USB接口的国芯仿真器终端，其特点是:所述的电平转换模块采用74LVC1T45GW芯片，通过JTAG接口与CPLD可编程器件相连接，产生1.2V到5V的电平信号；所述JTAG信号包括TRST信号、TDI信号、TDO信号、TCK信号和TMS信号。本技术所要解决的技术问题还可以通过以下的技术方案来进一步实现。以上所述的一种USB接口的国芯仿真器终端，其特点是:所述的JTAG接口通过所述JTAG信号和电平转换芯片相连接，JTAG接口还包括RST信号、电源输入和接地输入；所述RST信号通过CPLD可编程器件生成Open Drain输出信号，电源输入和接地输入来自目标板；电平转换芯片以电源输入为电平基准，产生与目标机电平相同的电平信号；本技术所要解决的技术问题还可以通过以下的技术方案来进一步实现。以上所述的一种USB接口的国芯仿真器终端，其特点是:所述的USB接口采用SL811HS芯片，通过总线方式连接到C*Core 3118处理器的外部总线接口模块上；所述总线包括地址总线A0，数据总线D[31:24]以及控制总线；所述控制线包括R/W信号、OE信号、CS2信号，其中CS2表示片选使能信号，低电平有效。本技术所要解决的技术问题还可以通过以下的技术方案来进一步实现。以上所述的一种USB接口的国芯仿真器终端，其特点是:所述的LED指示灯有两个小灯，包括Status指示灯和Target指示灯,与CPLD可编程器件的I/O管脚相连接。本技术通过两个指示灯的常亮、熄灭和闪烁等组合状态表示仿真器的工作状态。本技术插入PC主机的USB接口时,Status指示灯常亮、Target指示灯熄灭,表示系统处于与USB主机的初始化状态，当Status指示灯熄灭、Target指示灯常亮或闪烁时表示系统初始化成功、与USB主机的连接正常；当本技术与Eclipse、Insight或者第三方集成开发环境进行数据通信时Status指示灯闪烁，没有数据通信时，Status指示灯熄灭；当目标板的国芯处理器进入调试状态时，Target指示灯常亮；当目标板的国芯处理器退出调试状态进入运行状态时，Target指示灯闪烁。本技术通过一根数据电缆把JTAG接口和目标机的国芯处理器JTAG调试接口相连接，运行在任意平台上Eclipse、Insight或者第三方集成开发环境等软件通过网络协议TCP连接到本技术的提供的网络服务代理中，集成开发环境等软件与本技术的通讯满足标准的Remote⑶B协议；集成开发环境等软件发送的命令请求包通过网络服务代理传输到本技术的主控模块中，主控模块解析命令请求包，通过与CPLD进行数据通信，产生控制国芯处理器的JTAG控制信号序列，主控模块把命令请求的结果返回给集成开发环境等软件，一个命令请求和响应构成集成开发环境等软件与本技术交互的一个基本过程，在此过程中，LED指示灯会依据调试状态进行常亮、熄灭或闪烁，向调试者报告本技术的实时工作状态。本技术通过USB接口对外提供数据通信通道，Eclipse、Insight或者第三方集成开发环境等软件通过SOCKET接口连接到网络服务代理中，网络服务代理通过USB接口连接到本技术，本技术通过JTAG接口控制、采集目标机中国芯处理器的信息，并把处理结果通过USB接口的网络服务代理反馈到集成开发环境IDE中。网络通信本文档来自技高网...

【技术保护点】
一种USB接口的国芯仿真器终端，其特征在于，该仿真器终端包括主控模块、USB接口、JTAG接口和LED指示灯；主控模块包括C*Core?3118处理器、CPLD可编程器件、NOR?Flash和电平转换模块；所述的USB接口、LED指示灯、NOR?Flash和CPLD可编程器件分别与C*Core?3118处理器连接，JTAG接口通过电平转换模块与CPLD可编程器件连接。

【技术特征摘要】
1.一种USB接口的国芯仿真器终端，其特征在于，该仿真器终端包括主控模块、USB接口、JTAG接口和LED指示灯；主控模块包括C*Core 3118处理器、CPLD可编程器件、NORFlash和电平转换模块；所述的USB接口、LED指示灯、NOR Flash和CPLD可编程器件分别与C*Core 3118处理器连接，JTAG接口通过电平转换模块与CPLD可编程器件连接。2.根据权利要求1所述的一种USB接口的国芯仿真器终端，其特征在于:所述的CPLD可编程器件采用EPM570T144C5N芯片，通过总线方式连接到OCore 3118处理器的外部总线接口模块上；所述总线包括地址总线A[22:17]和A[ll:0]，数据总线D[31:0]以及控制总线；所述控制线包括EB [3:0]信号、R/W信号、OE信号和CS3信号；其中，EB信号表示字节使能选择，低电平有效，EBO对于数据总线D [7:0]，EBl对于数据总线D [15:8]，EB2对于数据总线D[23:16]，EB3对于数据总线D[31:24] ;R/W信号表示读写，低电平信号表示写有效，高电平信号表不读有效；0E信号表不输出使能,低电平有效；CS3表不片选信号使能信号，低电平有效；上述所有总线信号都连接到CPLD可编程器件的I/O管脚上。3.根据权利要求1所述的一种USB接口的国芯仿真器终端，其特征在于:所述的NORFlash采用AM29LV640D芯片，通过总线方式连接到OCore 3118处理器的外部总线接口模块上；所...

【专利技术属性】
技术研发人员：朱建培，杨光年，郭荣亮，吴茂传，胡昌平，田亚丽，郭阳，
申请(专利权)人：连云港杰瑞深软科技有限公司，
类型：实用新型
国别省市：