一种I2C总线智能识别控制装置制造方法及图纸

本实用新型专利技术属于工业控制技术领域，特别涉及一种I2C总线智能识别控制装置，适用于工业智能控制系统。包括一个CPU模块和至少一个功能模块；CPU模块通过24V电源线与功能模块实现供电；CPU模块通过多路并行数据线实现CPU模块和功能模块之间模块尾端识别和地址分配；多路并行数据线包括具有识别自身模块是否为尾端功能的尾端判别线、具有复位功能的复位线、具有输入锁存功能的输入锁存线、具有输出刷新功能的输出刷新线和具有地址分配功能的地址分配线。本装置有效的利用I2C总线和其他信号线实现分布式控制系统的背板通信和模块智能识别，装置结构简单，功能模块扩展方便、占用资源少、高效节能。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
—种I C总线智能识别控制装置
本技术属于工业控制
，特别涉及一种I2C总线智能识别控制装置，适用于工业智能控制系统。
技术介绍
在工业控制领域，智能控制器应用十分广泛，是未来工业自动化发展的核心产业。现有的智能控制器在智能家电方面应用较多，但在工业控制尤其是系统级的工业控制中应用还处于发展阶段。现有的智能控制器在工业现场的通讯主要包括RS232、RS485、ModebUS和CAN等，RS232、RS485、Modebus通讯编码简单，应用方便，但从模块无具体地址位，不够智能化；CAN通讯稳定性好，应用广泛，但在现场的板级通讯中速率较慢，适合长远距离通信。I2C总线是一个双向两线式总线，用于在集成电路间传送数据。I2C总线不需要任何电压转换或特殊的接口，具有占用资源少、操作方便的优点。I2C是一个两线式串行总线，分别为串行数据线SDA和串行时钟线SCL，I2C总线上的每个器件均由唯一地址来识别。有的器件地址是靠本身外部硬件配置，而有的器件地址已被固化在芯片内部而不可配置。现有针对I2C的研究大多集中于其通信方式，而忽略了工业控制领域中I2C通信在智能化中的应用，I2C由于其地址唯一、速率快等优点在工业控制的智能化领域大有可为。
技术实现思路
本技术的目的是:克服现有技术的不足，提供一种新型的I2C总线智能识别控制装置，该装置大大增加了工业控制领域的智能识别和可拓展化。为实现上述目的，本技术的技术方案如下:一种I2C总线智能识别控制装置，包括一个CPU模块I和至少一个功能模块2 ;所述的CPU模块I通过24V电源线3与功能模块2实现供电；所述24V电源线3为普通外接24V稳压电源，24V+为电源正极，24VGND为电源负极；所述的CPU模块I通过多路并行数据线实现CPU模块I和功能模块2之间模块尾端识别和地址分配；所述CPU模块I通过I2C通讯线4实现所述功能模块2的模块信息的获取和装置之间的通信；所述的多路并行数据线包括具有识别自身模块是否为尾端功能的尾端判别线5、具有复位功能的复位线6、具有输入锁存功能的输入锁存线7、具有输出刷新功能的输出刷新线8和具有地址分配功能的地址分配线9 ;所述尾端判别线5输入端接至本模块24V电源线3正极24V+，输出端接至本功能模块CPU的IO端口，与下一模块的尾端判别线相连；当前功能模块尾端判别线与下一个模块的24V电源线的24V+相连接，若为尾端，则尾端判别线为低电平，此尾端信号传输给本模块CPU，然后通过I2C通讯线将尾端信息反馈给CPU模块1，以此通过检测尾端判别线信号来判断本模块是否为尾端模块。本技术进一步的技术方案如下:优选的，所述的地址分配线9输入端接至本功能模块CPU的一个IO端口，输出端接至本功能模块CPU的另一个IO端口，并与下一功能模块的地址分配线的输入端相连接。优选的，所述的CPU模块I和功能模块2为带有I2C接口的智能控制器；所述的I2C通讯线4为由串行时钟线SCL和串行数据线SDA两根线组成的I2C总线，形成内部I2C总线，CPU模块I作为I2C主节点，功能模块2作为I2C从节点。优选的，所述的地址分配线9用于当功能模块2判断自身为尾端模块后，CPU模块I按照槽位分配不同地址给各功能模块2。优选的，所述的复位线6、输入锁存线7、输出刷新线8均为连接至本功能模块CPU的IO端口的普通数据线。优选的，所述的复位线6，用于CPU模块I复位各功能模块2 ;所述的输入锁存线7用于CPU模块I通知各功能模块2输入周期开始，各功能模块2同时将当前要输入的数据锁定在内存中不再修改，保证各模块的输入是同一时刻的数据；输出刷新线8用于CPU模块I将当前要输出的数据输入到各功能模块2后，输出刷新线8有效，则各模块同时将要输出的数据输出到端口。本技术的技术效果如下:本技术提供的I2C总线智能识别控制装置有效的利用I2C总线和其他信号线实现控制与通信，通过尾端智能识别和地址智能分配实现功能模块的智能识别，从而使控制装置具有结构简单、功能模块拓展方便、占用资源少、高效节能的特点，保证了控制装置的实时性和拓展性。【附图说明】图1为本技术装置结构示意图；图2为本技术功能模块信息。【具体实施方式】下面结合附图和实施例对本技术作进一步说明如下:实施例1:一种I2C总线智能识别控制装置，它包括一个CPU模块I和至少一个功能模块2 ；CPU模块I通过24V电源线3与功能模块2实现供电；24V电源线3为普通外接24V稳压电源，24V+为电源正极，24VGND为电源负极；CPU模块I通过多路并行数据线实现CPU模块I和功能模块2之间模块尾端识别和地址分配;CPU模块I通过I2C通讯线4实现所述功能模块2的模块信息的获取和装置之间的通信；多路并行数据线包括具有识别自身模块是否为尾端功能的尾端判别线5、具有复位功能的复位线6、具有输入锁存功能的输入锁存线7、具有输出刷新功能的输出刷新线8和具有地址分配功能的地址分配线9 ;尾端判别线5输入端接至本模块24V电源线3正极24V+，输出端接至本功能模块CPU的IO端口，与下一模块的尾端判别线相连；当前功能模块尾端判别线与下一个模块的24V电源线的24V+相连接，若为尾端，则尾端判别线为低电平，此尾端信号传输给本模块CPU，然后通过I2C通讯线将尾端信息反馈给CPU模块1，以此通过检测尾端判别线信号来判断本模块是否为尾端模块。在本实施例中，I2C功能模块器件地址可以通过CPU模块进行分配，功能模块信息已固化到各功能模块内，通过给每个I2C从控制器提供一个I2C接口，主控制器对每个功能模块分别进行操作，首先给从控制器分配一个地址，然后设定数据传输类型，实现主控制器和从控制器之间的通信，从而获取功能模块的模块信息，以实现后期的控制与通信。实施例2:与上述实施例1不同的是，进一步说，本实施例包括3个功能模块，CPU模块I和功能模块2为带有I2C接口的智能控制器；I2C通讯线4为由串行时钟线SCL和串行数据线SDA两根线组成的I2C总线，形成内部I2C总线，CPU模块I作为I2C主节点，功能模块2作为I2C从节点。具体操作流程简要的分为初始化阶段、尾端判断、地址分配和数据收发三部分。I)初始化阶段初始化阶段配置CPU模块的端口和I2C时钟速率以及其他硬件信息，并设置CPU模块为主机，然后广播起始信号至剩余各功能模块。功能模块接收到起始信号后，开始进行尾端判断。2)尾端判断通过尾端判别线直接判断尾端。其判断流程为:尾端判别线与下一个模块的24V电源线的24V+相连接，若为尾端，则尾端判别线为低电平，此尾端信号传输给本模块CPU，CPU通过检测尾端判别线信号来判断本模块是否为尾端模块。当检测到装置的尾端模块后，CPU模块进入地址分配。3)地址分配地址分配线9输入端接至本功能模块CPU的一个IO端口，输出端接至本功能模块(PU的另一个IO端口，并与下一功能模块的地址分配线的输入端相连接。如图1所示，在装置上电之后，CPU模块发送复位数据，在各功能模块复位后，将各功能模块的CPU的I2C总线地址设置为最大值(OxFE)，同时，各功能模块的CPU的响应I2C位(AA位)设为不响应I2C。CPU模块本文档来自技高网...

【技术保护点】
一种I2C总线智能识别控制装置，其特征在于，包括一个CPU模块（1）和至少一个功能模块（2）；所述的CPU模块（1）通过24V电源线（3）与功能模块（2）实现供电；所述24V电源线（3）为普通外接24V稳压电源，24V+为电源正极，24VGND为电源负极；所述的CPU模块（1）通过多路并行数据线实现CPU模块（1）和功能模块（2）之间模块尾端识别和地址分配；所述CPU模块（1）通过I2C通讯线（4）实现所述功能模块（2）的模块信息的获取和装置之间的通信；?所述的多路并行数据线包括具有识别自身模块是否为尾端功能的尾端判别线（5）、具有复位功能的复位线（6）、具有输入锁存功能的输入锁存线（7）、具有输出刷新功能的输出刷新线（8）和具有地址分配功能的地址分配线（9）；?所述尾端判别线（5）输入端接至本模块24V电源线（3）正极24V+，输出端接至本功能模块CPU的IO端口，与下一模块的尾端判别线相连；当前功能模块尾端判别线与下一个模块的24V电源线的24V+相连接，若为尾端，则尾端判别线为低电平，此尾端信号传输给本模块CPU，然后通过I2C通讯线将尾端信息反馈给CPU模块（1），以此通过检测尾端判别线信号来判断本模块是否为尾端模块。...

【技术特征摘要】
1.一种I2C总线智能识别控制装置，其特征在于，包括一个CPU模块(I)和至少一个功能模块(2)； 所述的CPU模块(I)通过24V电源线(3)与功能模块(2)实现供电；所述24V电源线(3)为普通外接24V稳压电源，24V+为电源正极，24VGND为电源负极； 所述的CPU模块(I)通过多路并行数据线实现CPU模块(I)和功能模块(2)之间模块尾端识别和地址分配；所述CPU模块(I)通过I2C通讯线(4)实现所述功能模块(2)的模块信息的获取和装置之间的通信； 所述的多路并行数据线包括具有识别自身模块是否为尾端功能的尾端判别线(5)、具有复位功能的复位线(6)、具有输入锁存功能的输入锁存线(7)、具有输出刷新功能的输出刷新线(8)和具有地址分配功能的地址分配线(9)； 所述尾端判别线(5)输入端接至本模块24V电源线(3)正极24V+，输出端接至本功能模块CPU的IO端口，与下一模块的尾端判别线相连；当前功能模块尾端判别线与下一个模块的24V电源线的24V+相连接，若为尾端，则尾端判别线为低电平，此尾端信号传输给本模块CPU，然后通过I2C通讯线将尾端信息反馈给CPU模块(I )，以此通过检测尾端判别线信号来判断本模块是否为尾端模块。2.如权利要求1所述的I2C总线智能识别控制装置，其特征在于，所述的地址分配线(9)输入端接至本功能模块CPU的一个IO端口，...

【专利技术属性】
技术研发人员：张泽宇，龙飞，蒋炜，
申请(专利权)人：中国船舶重工集团公司第七一二研究所，
类型：实用新型
国别省市：