基于AD采样的磁条卡解码电路制造技术

本发明专利技术提供基于AD采样的磁条卡解码电路，包括磁头、波形放大电路、AD转换电路，所述的磁头与波形放大电路连接，所述的波形放大电路和AD转换电路连接。本发明专利技术具有电路简单，成本低的优点，解决现有磁条卡解码成本高的问题。

【技术实现步骤摘要】
基于AD采样的磁条卡解码电路
本专利技术涉及磁条卡信号解码领域，尤其涉及基于AD采样的磁条卡解码电路。
技术介绍
在POS支付领域，对于磁条卡信号的读取与解码是必不可少的，磁条卡通过磁道与磁头的相对运动产生电流信号，电子产品需要将这微弱的电流信号解码成数字符号。现有的类似的实现方案有使用专用的解码芯片进行解码，具体做法是磁头的三路信号直接连接到解码芯片对应的管脚，解码芯片直接解出磁卡的数字信号‘0’和‘1’，从相应的管脚输出，虽然电路简单，但现有的解码芯片成本都很高，一般的芯片也要十五块左右，好点的要二三十块，对于一个电子产品来说这一模块成本占整机成本比重太大，特别是对于那些售价较低的电子支付产品来说成本太高，而且其维护性较差。现有技术公开了一种磁条卡解码电路，见申请号为201320177677.3，【公开日】为20130911的中国专利，其主要是用分立元件将磁条卡信号放大，滤波，整形成脉宽不同的方波信号，再根据脉宽解码成数字信号‘0’和‘I’。虽然此专利在一定程度上降低了成本，但是其电路组成较为复杂，包括滤波，放大，整形电路，而在实际应用中仅该磁卡解码电路就要占掉电路板很大部分的面积，这就又增加了生产成本。
技术实现思路
本专利技术要解决的技术问题，在于提供基于AD采样的磁条卡解码电路。解决现有磁条卡解码成本高的问题。本专利技术是这样实现的:基于AD采样的磁条卡解码电路，包括磁头、波形放大电路、AD转换电路，所述的磁头与波形放大电路连接，所述的波形放大电路和AD转换电路连接。进一步地，所述波形放大电路包括参考电压电路和差分放大电路，所述的参考电压电路与差分放大电路连接，所述的差分放大电路与磁头和AD转换电路连接。进一步地，所述的差分放大电路中，电阻Rl的一端与电阻R2的一端和磁头连接，电阻Rl的另一端与电阻R3的一端和磁头连接，电阻R2的另一端与电阻R4的一端和运算放大器Ul的正相输入端连接，电阻R4的另一端与参考电压电路连接，电阻R3的另一端与电阻R5的一端和运算放大器Ul的反相输入端连接，电阻R5的一端与运算放大器Ul的输出端连接。进一步地，所述的参考电压电路中，电阻R6的一端与电源正端连接，电阻R6的另一端与电阻R7的一端、电容Cl的一端和运算放大器U2的正相输入端连接，电阻R7的另一端和电容Cl的另一端接地，运算放大器U2的反相输入端与运算放大器U2的输出端和差分放大电路连接。进一步地，所述的AD转换电路包括带AD采样的MCU。以及本专利技术提供一种应用于上述的磁条卡解码电路的解码方法，包括如下步骤:每隔一个固定的时间，对磁条卡解码电路采集到的波形数据进行上升或下降的判断，连续记录波形数据中每个持续上升或下降的波形数据占用所述固定的时间的个数，根据磁头的编码规则进行如下解码:每个持续上升或下降的波形数据占用所述固定的时间的个数较多的记为O、较少的记为I。进一步地，所述的对磁条卡解码电路采集到的波形数据进行上升或下降的判断，连续记录波形数据中每个持续上升或下降的波形数据占用所述固定的时间的个数，具体为:步骤10:算得波形数据最大值和最小值的差值，记最小值和所述差值的四分之一的和为下限值，记最小值和所述差值的四分之三为上限值，清零上升标识位；步骤20:清零波形计数；步骤30:判断新采集到的波形数据是否大于等于下限值且上升标识位为I ;如果是则进入步骤40 ;如果否则进入步骤60 ；步骤40:波形计数加1，判断所述采集到的波形数据是否大于上限值；如果否则进入步骤30 ;如果是则进入步骤50 ；步骤50:则将波形计数结果记为一个持续上升的波形数据占用所述固定的时间的个数，清零上升标识位；返回步骤20 ；步骤60:判断所述采集到的波形数据是否小于上限值且上升标识位为0，如果是则进入步骤70，如果否则进入步骤30 ；步骤70:波形计数加1，判断所述采集到的波形数据是否小于下限值，如果是则进入步骤80 ;如果否则进入步骤60 ；步骤80:则将波形计数结果记为一个持续下降的波形数据占用所述固定的时间的个数，置位上升标识位；返回步骤20。进一步地，所述的固定的时间为10us。本专利技术具有如下优点:不降低解码正确率和刷卡速度域，且成本更低，电路更简单。【附图说明】下面参照附图结合实施例对本专利技术作进一步的说明。图1为本专利技术的电路图。图2为本专利技术的解码过程示意图。【具体实施方式】请参阅图1到图2所示，以下将对本专利技术进行详细说明。如图1所示，基于AD采样的磁条卡解码电路，包括磁头1、波形放大电路2、AD转换电路3，磁头I与波形放大电路2连接，波形放大电路2和AD转换电路3连接。磁头I用于采集磁条卡的信号，波形放大电路2采用一级放大电路对磁头I采集到的信号进行放大，AD转换电路3用于波形放大电路2放大后的信号进行模拟数字转换，将模拟信号转换成数字信号。则AD转换电路3的输出后，可以对输出后的信号进行解码，即可得到磁条卡的数据。波形放大电路2相对于本领域的技术人员具有多种的实现方式，优选地，波形放大电路2包括参考电压电路21和差分放大电路22，参考电压电路21与差分放大电路22连接，差分放大电路22与磁头I和AD转换电路3连接。参考电压电路21为差分放大电路22提供参考电压，差分放大电路22用于将参考电压和磁头I的信号进行比较放大。具体地，差分放大电路22中，电阻Rl的一端与电阻R2的一端和磁头连接，电阻Rl的另一端与电阻R3的一端和磁头连接，电阻R2的另一端与电阻R4的一端和运算放大器Ul的正相输入端连接，电阻R4的另一端与参考电压电路21连接，电阻R3的另一端与电阻R5的一端和运算放大器Ul的反相输入端连接，电阻R5的一端与运算放大器Ul的输出端连接。电阻Rl用于将磁头I的电流信号转换成电压信号，运算放大器Ul通过对电压进行差分放大，得到放大后的信号。参考电压电路21可以由专门的参考电压芯片提供，考虑成本的问题，优选地，参考电压电路21中，电阻R6的一端与电源正端连接，电阻R6的另一端与电阻R7的一端、电容Cl的一端和运算放大器U2的正相输入端连接，电阻R7的另一端和电容Cl的另一端接地，运算放大器U2的反相输入端与运算放大器U2的输出端和差分放大电路连接。参考电压电路21中通过R6和R7进行分压，再通过运算放大器U2输出参考电压。AD转换电路3可以为包括AD转换芯片的电路，而后输出后面再接一个处理器，其中AD转换芯片应该采用转换速度较快的芯片。综合成本和电路面积的考虑，可以采用带AD采样的MCU。以及为了实现对AD转换电路3的输出的解码，本专利技术提供一种应用于上述的磁条卡解码电路的解码方法，包括如下步骤:每隔一个固定的时间，对磁条卡解码电路采集到的波形数据进行上升或下降的判断，连续记录波形数据中每个持续上升或下降的波形数据占用所述固定的时间的个数，根据磁头的编码规则进行如下解码:每个持续上升或下降的波形数据占用所述固定的时间的个数较多的记为O、较少的记为I。根据磁条卡编码规范，如果在一个周期内只有上升沿或者下降沿，那么该周期表示数字信号0，如果在一个周期内即有上升沿也有下降沿，且上升沿和下降沿各占该周期的一半，那么该周期表示数字信号1，该周期由磁卡前端或者末端导码所得，因此根据每个上升或者下降的波形所占用的时间长本文档来自技高网...

【技术保护点】
基于AD采样的磁条卡解码电路，其特征在于：包括磁头、波形放大电路、AD转换电路，所述的磁头与波形放大电路连接，所述的波形放大电路和AD转换电路连接。

【技术特征摘要】
1.基于AD采样的磁条卡解码电路，其特征在于:包括磁头、波形放大电路、AD转换电路，所述的磁头与波形放大电路连接，所述的波形放大电路和AD转换电路连接。2.根据权利要求1所述的基于AD采样的磁条卡解码电路，其特征在于:所述波形放大电路包括参考电压电路和差分放大电路，所述的参考电压电路与差分放大电路连接，所述的差分放大电路与磁头和AD转换电路连接。3.根据权利要求2所述的基于AD采样的磁条卡解码电路，其特征在于:所述的差分放大电路中，电阻Rl的一端与电阻R2的一端和磁头连接，电阻Rl的另一端与电阻R3的一端和磁头连接，电阻R2的另一端与电阻R4的一端和运算放大器Ul的正相输入端连接，电阻R4的另一端与参考电压电路连接，电阻R3的另一端与电阻R5的一端和运算放大器Ul的反相输入端连接，电阻R5的一端与运算放大器Ul的输出端连接。4.根据权利要求2所述的基于AD采样的磁条卡解码电路，其特征在于:所述的参考电压电路中，电阻R6的一端与电源正端连接，电阻R6的另一端与电阻R7的一端、电容Cl的一端和运算放大器U2的正相输入端连接，电阻R7的另一端和电容Cl的另一端接地，运算放大器U2的反相输入端与运算放大器U2的输出端和差分放大电路连接。5.根据权利要求1所述的基于AD采样的磁条卡解码电路，其特征在于:所述的AD转换电路包括带AD采样的MCU。6.一种应用于如权利要求1到5任一所述的磁条卡解码电路的解码方法，其特征在于:包括如下步骤: 每隔一个固定的时间，对磁条卡解码电路采集到的波形数据进行上升或下降的判断，...

【专利技术属性】
技术研发人员：黄添福，彭慧娟，
申请(专利权)人：福建鑫诺通讯技术有限公司，
类型：发明
国别省市：