基于FPGA的DSPACE的三电平脉冲扩展的控制方法及其装置制造方法及图纸

本发明专利技术公开了一种基于FPGA的DSPACE的三电平脉冲扩展的控制方法及其装置，适用于实验和工业应用。该脉冲扩展装置由接口转换电路、脉冲信号扩展处理单元、供电电源电路、光电转换电路组成。DSPACE的DS5101数字脉冲板卡的脉冲波形输入至接口转换电路，接口转换电路通过逻辑电平匹配将脉冲信号送入扩展处理单元，对脉冲信号进行必要的处理后将符合驱动要求的脉冲信号送入光电转换电路。利用本发明专利技术的装置和控制方法，可以实现对于DSPACE的三电平脉冲输出的扩展，克服其固有的无法输出占空比为0%和100%的数字脉冲缺陷，扩展了DSPACE在三电平中压变频器实验研究和工业应用的领域，应用前景广阔。

【技术实现步骤摘要】
基于FPGA的DSPACE的三电平脉冲扩展的控制方法及其装置
本专利技术涉及一种基于FPGA的DSPACE的三电平脉冲扩展的控制方法及其装置，属于电カ电子
，适用于实验和エ业应用。
技术介绍
近年来，随着全控性功率器件生产技术的成熟，在越来越多的高压大功率变频器场合选择采用多电平技术，同时DSPACE在控制算法实现和升级上有着其他控制器无法比拟的优势。因此，如何利用DSPACE在算法实现上的优势来进行高压大功率多电平变频器的实验研发和エ业应用成为迫切需要解决的问题。目前，多采用修改DS5101板卡的DWO语言来实现多电平脉冲的扩展功能，但是由于其底层DWO语言执行时自身固有的缺陷无法准确的实现三电平PWM脉冲输出，同时将DS5101设置为输出模式时当功率主回路发生故障无法立即对功率器件做出保护动作。如图7所示的二极管箝位式三电平主电路图，在采用DSPACE中DWO语言对DS5101板卡控制其输出脉冲驱动三电平主电路进行工作吋，需要设定DWO语言中的某一路脉冲的作用时间參数tbl和tb2，其中:tbl表示脉冲高电平作用时间，tb2表示脉冲低电平作用时间，由于每条语句执行都需要占用一定的时钟周期，因此当设定tbl=0或者tbl=Ts (Ts为开关周期)时无法实现输出占空比为0%和100%的PWM脉冲波形，最终输出的三电平PWM脉冲如图5 (a)所示的波形，且图5 (b)为图5 (a)的局部放大图。下面对图7所示的二极管箝位式三电平主电路的功率器件的工作状态进行分析(以A相为例)，图中逆变器的A相桥臂有四个功率开关管Sal，Sa2, Sa3, Sa4,两个箝位二极管Dal, Da2和四个续流二极管Da3，Da4, Da5, Da6。变量Sa表示A相桥臂的开关状态:1.若Sa3，Sa4关断，Sal, Sa2导通，定义这种状态为I态Sa = 1，当电流is为正值吋，电流从电源正端P点经sal，Sa2流入U点；当电流is为负值吋，电流从U点经Da3，Da4流入P点。因此无论is为何值A点都接到P点,故:Uire = Uro=Iud2.若Sal，Sa4关断，Sa2, Sa3导通，定义这种状态为0态Sa = 0，当电流is为正值吋，电流从电源正端0点经Dal，Sa2流入U点；当电流is为负值吋，电流从U点经Sa3，Da2流入P点。因此无论is为何值A点都接到0点,故:UU(I = O。3.若Sal，Sa2关断，Sa3, Sa4导通，定义这种状态为-1态Sa = -1，当电流is为正值吋，电流从电源负端Q点经Da5，Da6流入U点；当电流iq为负值吋，电流从U点经Sa3，Sa4流入Q点。因此无论is为何值A点都接到Q点，故:u? = u” = -|ud。因此可以看出对于A相桥臂三种有效的开关状态Sa = 0，I, -1分别对应着Sal =OSa2 = ISa3 = ISa4 = 0，Sal = ISa2 = ISa3 = OSa4 = 0，Sal = OSa2 = OSa3 = l,sa4 = LDS5101数字输出板卡输出波形如图5 (a)所示，从图5 (a)所示波形中可以看出对于ー相桥臂(以A相为例)在半个エ频周期内应该A相第一只功率管应当保持恒关断和第二只功率管应当保持恒开通的状态下都会发生跳变，通过上述分析不难发现，对于DSPACE1005的DS5101数字脉冲输出板卡由于其自身语言缺陷使其无法直接应用于三电平变频器上。
技术实现思路
为了克服上述缺陷，本专利技术提供一种基于FPGA的DSPACE的三电平脉冲扩展的控制方法及其装置，使得DSPACE在三电平大功率变频器PWM控制成为可能，推进该结构的エ业应用。本专利技术为了解决其技术问题所采用的技术方案是:一种基于FPGA的DSPACE的三电平脉冲扩展的控制方法，窄脉冲消除分为两种情形，桥臂第一管和桥臂第二管，且其消除的步骤为:A、一相桥臂第一管窄脉冲处理:(I)将FPGA敏感事件设置为系统时钟上升沿触发方式，当FPGA检测到系统时钟上升沿时系统进步骤2，当系统时钟为其他状态下系统进入步骤5 ；(2)判断当前时钟周期第一管脉冲信号Stln是否为高电平状态且上一个时钟周期第一管脉冲信号Stllri是否为低电平状态，当在某一系统时钟周期内同时满足Stln为高电平状态、Stllri为低电平状态进入步骤3，当stln、Stllri为其他组合电平状态进入步骤5 ；(3)判断当前时钟周期DS5101输出的占空比恒为0%的參考脉冲信号StcOn是否为高电平状态，当StcOn为 高电平状态进入步骤4，当StcOn为低电平状态进入步骤5 ；(4)将第一管脉冲信号拉低为低电平，消除占空比为0%的脉冲信号的高电平窄脉冲；(5)输出第一管脉冲信号；B、一相桥臂第二管窄脉冲处理:(I)将FPGA敏感事件设置为系统时钟上升沿触发方式，当FPGA检测到系统时钟上升沿时系统进步骤2，当系统时钟为其他状态下系统进入步骤5 ；(2)判断当前时钟周期第二管脉冲信号れ2?是否为低电平状态且上一个时钟周期第二管脉冲信号St2n_i是否为高电平状态，当在某一系统时钟周期内同时满足st2n为低电平状态、st2n_!为高电平状态进入步骤3，当st2n、st2n_!为其他组合电平状态进入步骤5 ；(3)判断当前时钟周期DS5101输出的占空比为100%的參考脉冲信号stcl00ni否为低电平状态，当StclOOn为低电平状态进入步骤4，当StclOOn为高电平状态进入步骤5 ；(4)将第二管脉冲信号拉高为高电平，消除占空比为100%的脉冲信号的低电平窄脉冲；(5)输出第二管脉冲信号。一种基于FPGA的DSPACE的三电平脉冲扩展的控制装置，包括接ロ转换电路、基于FPGA的脉冲信号处理单元、供电电源电路、驱动电路；DSPACE的DS5101数字脉冲板卡的脉冲波形输入至接ロ转换电路，接ロ转换电路通过逻辑电平匹配将脉冲信号送入基于FPGA的脉冲信号处理单元，对脉冲信号进行必要的处理后将符合驱动要求的脉冲信号送入驱动电路，供电电源电路给基于FPGA的脉冲信号处理单元提供电源。所述基于FPGA的脉冲信号处理单元由窄脉冲消除单元、死区设置单元和功率模块保护单元组成，脉冲信号经由窄脉冲消除单元使脉冲占空比达到0%和100%，然后通过死区设置单元加入保护功率模块的死区，最后通过功率模块保护单元送出。本专利技术的有益效果是:本专利技术完善了 DSPACE三电平PWM脉冲输出功能，在修改DffO语言的基础上实现三电平PWM脉冲的准确输出和功率器件的保护，使得DSPACE应用于三电平高压大功率变频器实验研究和工业控制成为可能，同时提高了 DSPACE控制系统对功率器件的保护能力最短保护响应时间< 2us。对实现DSPACE在多电平大功率变频器控制中的应用具有重要意义。【附图说明】图1为本专利技术基于FPGA的DSPACE的三电平脉冲扩展的装置原理图；图2为A/B/C桥臂一管的FPGA窄脉冲处理流程图；图3为A/B/C桥臂二管的FPGA窄脉冲处理流程图；图4为图2与图3的脉冲波形说明图；图5 Ca)为现有二极管箝位式三电平的输出波形图；图5 (b)为图5 Ca)的局部放大图；图6 Ca)为改善后的波形图；图6 (b)为图本文档来自技高网...

【技术保护点】
一种基于FPGA的DSPACE的三电平脉冲扩展的控制方法，其特征在于：窄脉冲消除分为两种情形，桥臂第一管和桥臂第二管，且其消除的步骤为：A、一相桥臂第一管窄脉冲处理：（1）将FPGA敏感事件设置为系统时钟上升沿触发方式，当FPGA检测到系统时钟上升沿时系统进步骤2，当系统时钟为其他状态下系统进入步骤5；（2）判断当前时钟周期第一管脉冲信号st1n是否为高电平状态且上一个时钟周期第一管脉冲信号st1n?1是否为低电平状态，当在某一系统时钟周期内同时满足st1n为高电平状态、st1n?1为低电平状态进入步骤3，当st1n、st1n?1为其他组合电平状态进入步骤5；（3）判断当前时钟周期DS5101输出的占空比恒为0%的参考脉冲信号stc0n是否为高电平状态，当stc0n为高电平状态进入步骤4，当stc0n为低电平状态进入步骤5；（4）将第一管脉冲信号拉低为低电平，消除占空比为0%的脉冲信号的高电平窄脉冲；（5）输出第一管脉冲信号；B、一相桥臂第二管窄脉冲处理：（1）将FPGA敏感事件设置为系统时钟上升沿触发方式，当FPGA检测到系统时钟上升沿时系统进步骤2，当系统时钟 为其他状态下系统进入步骤5；（2）判断当前时钟周期第二管脉冲信号st2n是否为低电平状态且上一个时钟周期第二管脉冲信号st2n?1是否为高电平状态，当在某一系统时钟周期内同时满足st2n为低电平状态、st2n?1为高电平状态进入步骤3，当st2n、st2n?1为其他组合电平状态进入步骤5；（3）判断当前时钟周期DS5101输出的占空比为100%的参考脉冲信号stc100n是否为低电平状态，当stc100n为低电平状态进入步骤4，当stc100n为高电平状态进入步骤5；（4）将第二管脉冲信号拉高为高电平，消除占空比为100%的脉冲信号的低电平窄脉冲；（5）输出第二管脉冲信号。...

【技术特征摘要】
1.一种基于FPGA的DSPACE的三电平脉冲扩展的控制方法，其特征在于:窄脉冲消除分为两种情形，桥臂第一管和桥臂第二管，且其消除的步骤为: A、一相桥臂第一管窄脉冲处理: (1)将FPGA敏感事件设置为系统时钟上升沿触发方式，当FPGA检测到系统时钟上升沿时系统进步骤2，当系统时钟为其他状态下系统进入步骤5 ； (2)判断当前时钟周期第一管脉冲信号Stln是否为高电平状态且上一个时钟周期第一管脉冲信号Stllri是否为低电平状态，当在某一系统时钟周期内同时满足Stln为高电平状态、Stllri为低电平状态进入步骤3，当stln、Stllri为其他组合电平状态进入步骤5 ； (3)判断当前时钟周期DS5101输出的占空比恒为0%的參考脉冲信号StcOn是否为高电平状态，当StcOn为高电平状态进入步骤4，当StcOn为低电平状态进入步骤5 ； (4)将第一管脉冲信号拉低为低电平，消除占空比为0%的脉冲信号的高电平窄脉冲； (5)输出第一管脉冲信号； B、一相桥臂第二管窄脉冲处理: (1)将FPGA敏感事件设置为系统时钟上升沿触发方式，当FPGA检测到系统时钟上升沿时系统进步骤2，当系统时钟为其他状态下系统进入步骤5 ； (2)判断当前时钟周期第二管脉冲信号れ2?是否为低电平状态且上一个时钟周期第二管脉冲信号st2n_i是否为高电平状态，当在某一系统时钟周期内同时满足st2n...

【专利技术属性】
技术研发人员：谭国俊，张传金，张晓，张辉，王珂，李江成，
申请(专利权)人：徐州中矿大传动与自动化有限公司，
类型：发明
国别省市：