一种四通道大容量波形存储系统，它包括：FPGA核心芯片、FPGA核心芯片最小外围电路、ADC采样芯片、Flash阵列、网口电路和电源芯片；电源芯片中的9A、9B、9C、9D将5V电源电压分别转换为3.3V、1.8V、1.0V、2.5V电压供给其它模块使用，正常上电后FPGA核心芯片控制4路ADC采样芯片从外部输入接口采集波形数据，并将数据传输至Flash阵列；存储结束后，FPGA核心芯片控制网口电路并将Flash阵列中的数据通过网口传输至上位机；所有控制指令均由上位机通过网络接口传输至FPGA核心芯片。一种四通道大容量波形存储系统的构建方法包括七个步骤。本发明专利技术可完整实现多路波形数据同时采集的功能，实现简单；逻辑功能均由VHDL硬件描述语言编写，易于修改；体积较小，便于应用于多种系统。
【技术实现步骤摘要】
本专利技术涉及，它是基于Xilinx公司FPGA的硬件实现和软件调试，属于数字信号处理
。
技术介绍
Flash是存储芯片的一种，通过特定的程序可以修改里面的数据。Flash存储器又称闪存，它结合了 Rom和Ram的长处,不仅具备电子可擦除可编程(EEPROM)的性能,还可以快速读取数据(NVRAM的优势)，使数据不会因为断电而丢失。目前Flash主要有两种NORFlash和NANDFlash。NANDFlash没有采用内存的随机读取技术，它的读取是以一次读取一块的形式来进行的，通常是一次读取512个字节，采用这种技术不能直接运行NANDFlash上的代码，因此NANDFlash的开发板除了使用NANDFlash以外，还加上了一块小的NORFlash来运行启动的代码。Flash阵列存储技术作为高速大容量存储领域的最新发展方向，是随着半导体存储器件在固态存储系统设计的成熟应用中发展起来的。相对于传统磁盘设备，它具有极好抗震性、可靠性和耐高温高压等特点，因此具有很强的环境适应能力。近些年来，随着航空航天及军事领域对存储设备要求的提高，基于NAND Flash搭建的Flash阵列系统已成为各类重要项目中的主要数据存储方式之一。科研项目中，很多情况下需要对信号的波形进行存储复现来分析问题，一般情况下示波器能实现要求。但是当碰到不适合人手动操作的情况时，(如狭小空间、温度过高等)，使用示波器就不太适合了。这时候需要一个可以自动存储大容量数据的器件，并且断电可以保存数据，在适当的时候可以把数据导出并把波形复现，从而分析解决相应问题。另外，分析波形很多时候需要同时与参考信号对比，类似于示波器中的多路显示，因此要求器件还要具备多路同步采集功能。针对上面提到的情况以及现实中的需求，本专利技术人设计了一种四通道大容量波形存储系统硬件及其资源优化方案，可以实现对多通道数据同时采集并断电保存等功能。该系统以FPGA为核心处理器件，外围电路出了 FPGA工作所需的最小系统电路外，有4路采集信号用的AD和I路网口芯片及其电路，所有的控制逻辑还有数据处理都在FPGA中编程实现，这种设计可以大大减少电路的复杂度，从而使系统得以小型化。此外，系统中缓存多路AD数据需要使用较多的Ram资源，本专利技术中应用到的资源优化方案有助于保证数据无误码及减少波形毛刺，有很好的借鉴意义。
技术实现思路
1、目的:本专利技术的目的在于提供，它通过硬件编程语言来实现四通道大容量存储系统的硬件，同时应用Xilinx公司的开发套件ISE12.4进行软件流程设计，并应用其PlanAhead软件进行资源优化。2、技术方案:本专利技术的目的通过以下技术方案来实现。(I)本专利技术一种四通道大容量波形存储系统，包括:FPGA核心芯片、FPGA核心芯片最小外围电路、ADC(Analog Digital Coverter模数转换)采样芯片、Flash阵列、网口电路、电源芯片。它们之间的位置连接关系及信号走向是:电源芯片中的9A、9B、9C、9D将5V电源电压分别转换为3.3V、1.8V、1.0V、2.5V电压供给其它模块使用，其中FPGA核心芯片需要用到1.0V核电压和3.3V、1.8V、2.5V的管脚电压，程序加载Flash需要用3.3V电压与1.8V电压，Flash阵列需要3.3V、1.8V、2.5V电压，ADC采样芯片需要3.3V电压，网卡芯片需要1.0V、2.5V电压；正常上电后FPGA核心芯片控制4路ADC采样芯片从外部输入接口采集波形数据，并将数据传输至Flash阵列；存储结束后，FPGA核心芯片控制网口电路并将Flash阵列中的数据通过网口传输至上位机；所有控制指令均由上位机通过网络接口传输至FPGA核心芯片。它们之间的位置连接关系及信号走向如图13所示。该FPGA核心芯片是:Virtex-5 XC5VLX330T，它为本专利技术的核心处理器，其功能是为整个系统实现数字逻辑功能。Xilinx公司的Virtex-5 XC5VLX330T芯片主要逻辑资源情况如下:207360个逻辑单元(Slice Flip Flops) ;324个存储单元(Block Rams);960个IO管脚；12个时钟管理单元(DCMs)，可以满足较复杂数字逻辑电路设计要求。本专利技术中，Virtex-5 XC5VLX330T芯片为核心处理器，实现包括控制ADC芯片、Flash阵列、网口芯片等正常工作的功能。FPGA核心芯片由电源芯片提供1.0V核心电压和2.5V、3.3V、1.8V管脚电压。[0011 ] 该FPGA核心芯片最小外围电路是:由FPGA核心芯片、时钟源和程序加载Flash组成，时钟源为FPGA核心芯片提供正常工作所需的时钟信号；由于FPGA核心芯片实在断电之后程序自动被清除的，所以必须将程序代码固化到一个程序加载Flash中，每次上电后，程序加载Flash中的程序自动加载到FPGA核心芯片中以使其正常工作。由于FPGA核心芯片每次上电都要重新加载一次程序，所以要将程序代码固化到程序加载Flash阵列中。FPGA核心芯片最小外围电路可以保证FPGA核心芯片正常工作并实现基本的数字逻辑功能。该ADC采样芯片是:ADS5463，负责对外部信号进行低通采样，即把模拟信号转换为数字信号，ADC采样芯片将采样得到的数字信号直接传送给FPGA核心芯片，再由FPGA核心芯片经过乒乓、拼位等处理传输至Flash阵列。本专利技术中应用了 4片ADC采样芯片ADS5463，实现4路AD同时采集。每一片ADC采样芯片由电源芯片提供3.3V电压。该Flash阵列是:单元为MT29F32G08AECBB芯片，一片的容量为4Gbytes，由8片MT29F32G08AECBB组成一个阵列，本专利技术中一共有4个Flash阵列，即32片MT29F32G08AECBB芯片，共4*32Gbytes=128Gbytes存储空间，其功能为存储从FPGA核心芯片传送过来的波形数据，并掉电保存。其中每一组Flash阵列对应一路AD，即每一路AD最大存储容量为32Gbytes，当存储空间满时根据需求覆盖或停止存储。Flash阵列每片芯片由电源芯片提供1.8V电压和2.5V电压。该网口电路是:以88E1111网卡芯片为核心组成，88E1111是Marvell公司的一款千兆网芯片，可以实现网络数据包的转换。本专利技术中88E1111由FPGA通过GMII接口控制，由电源芯片提供1.0V电压和2.5V电压。其功能为实现FPGA核心芯片与上层PC端通过千兆网口连接，可以达到上传波形数据和下发命令等目的。该电源芯片是LM1085和LM1117，它们提供整个系统工作所需的电压。外界给系统输入+ 5V的电压，通过电源芯片将+ 5V的电压转换成系统所需要的+ 3.3V、+ 1.8V、+1.5V，来分别提供给FPGA核心芯片(+ 3.3V、+ 1.5V)、程序加载Flash ( + 3.3V、+ 1.8V)、时钟提供源(+ 3.3V)、ADC采样芯片(+ 3.3V)、Flash阵列(+ 3.3V、+ 1.8V)、网口芯片(1.8V)。本专利技术一种四通道大容量波形存储系统，工况概述如下:正常上电，设备自动进行查找最新位置操作；查找最新位置过程自动本文档来自技高网...
【技术保护点】
一种四通道大容量波形存储系统，其特征在于：它包括：FPGA核心芯片、FPGA核心芯片最小外围电路、ADC采样芯片、Flash阵列、网口电路和电源芯片；电源芯片中的9A、9B、9C、9D将5V电源电压分别转换为3.3V、1.8V、1.0V、2.5V电压供给其它模块使用，其中FPGA核心芯片需要用到1.0V核电压和3.3V、1.8V、2.5V的管脚电压，程序加载Flash需要用3.3V电压与1.8V电压，Flash阵列需要3.3V、1.8V、2.5V电压，ADC采样芯片需要3.3V电压，网卡芯片需要1.0V、2.5V电压；正常上电后FPGA核心芯片控制4路ADC采样芯片从外部输入接口采集波形数据，并将数据传输至Flash阵列；存储结束后，FPGA核心芯片控制网口电路并将Flash阵列中的数据通过网口传输至上位机；所有控制指令均由上位机通过网络接口传输至FPGA核心芯片；该FPGA核心芯片是：Virtex?5XC5VLX330T，它为核心处理器，其功能是为整个系统实现数字逻辑功能；其逻辑资源情况如下：207360个逻辑单元；324个存储单元；960个IO管脚；12个时钟管理单元，满足较复杂数字逻辑电路设计要求；实现包括控制ADC芯片、Flash阵列、网口芯片正常工作的功能，该FPGA核心芯片由电源芯片提供1.0V核心电压和2.5V、3.3V、1.8V管脚电压；该FPGA核心芯片最小外围电路是：由FPGA核心芯片、时钟源和程序加载Flash组成，时钟源为FPGA核心芯片提供正常工作所需的时钟信号；由于FPGA核心芯片是在断电之后程序自动被清除的，所以必须将程序代码固化到一个程序加载Flash中，每次上电后，程序加载Flash中的程序自动加载到FPGA核心芯片中以使其正常工作；由于FPGA核心芯片每次上电都要重新加载一次程序，所以要将程序代码固化到程序加载Flash阵列中；该FPGA核心芯片最小外围电路保证FPGA核心芯片正常工作并实现基本的数字逻辑功能；该ADC采样芯片是：ADS5463，负责对外部信号进行低通采样，即把模拟信号转换为数字信号，ADC采样芯片将采样得到的数字信号直接传送给FPGA核心芯片，再由FPGA核心芯片经过乒乓、拼位处理传输至Flash阵列；4片ADC采样芯片ADS5463，实现4路AD同时采集，每一片ADC采样芯片由电源芯片提供3.3V电压；该Flash阵列是：单元为MT29F32G08AECBB芯片，一片的容量为4Gbytes，由8片MT29F32G08AECBB组成一个阵列，一共有4个Flash阵列，即32片MT29F32G08AECBB芯片，共4*32Gbytes=128Gbytes存储空间，其功能为存储从FPGA核心芯片传送过来的波形 数据，并掉电保存；其中每一组Flash阵列对应一路AD，即每一路AD最大存储容量为32Gbytes，当存储空间满时根据需求覆盖或停止存储，Flash阵列每片芯片由电源芯片提供1.8V电压和2.5V电压；该网口电路是：以88E1111网卡芯片为核心组成，它实现网络数据包的转换；88E1111由FPGA核心芯片通过GMII接口控制，由电源芯片提供1.0V电压和2.5V电压，其功能为实现FPGA核心芯片与上层PC端通过千兆网口连接，达到上传波形数据和下发命令目的；该电源芯片是LM1085和LM1117，它们提供整个系统工作所需的电压；外界给系统输入﹢5V的电压，通过电源芯片将﹢5V的电压转换成系统所需要的﹢3.3V、﹢1.8V、﹢1.5V，来分别提供给FPGA核心芯片、程序加载Flash、时钟提供源、ADC采样芯片、Flash阵列和网口芯片。...
【技术特征摘要】
1.一种四通道大容量波形存储系统，其特征在于:它包括:FPGA核心芯片、FPGA核心芯片最小外围电路、ADC采样芯片、Flash阵列、网口电路和电源芯片；电源芯片中的9A、9B、9C、9D将5V电源电压分别转换为3.3V、1.8V、1.0V、2.5V电压供给其它模块使用，其中FPGA核心芯片需要用到1.0V核电压和3.3V、1.8V、2.5V的管脚电压，程序加载Flash需要用3.3V电压与1.8V电压，Flash阵列需要3.3V、1.8V、2.5V电压，ADC采样芯片需要3.3V电压，网卡芯片需要1.0V、2.5V电压；正常上电后FPGA核心芯片控制4路ADC采样芯片从外部输入接口采集波形数据，并将数据传输至Flash阵列；存储结束后，FPGA核心芯片控制网口电路并将Flash阵列中的数据通过网口传输至上位机；所有控制指令均由上位机通过网络接口传输至FPGA核心芯片； 该FPGA核心芯片是:Virtex-5XC5VLX330T，它为核心处理器，其功能是为整个系统实现数字逻辑功能；其逻辑资源情况如下:207360个逻辑单元；324个存储单元；960个IO管脚；12个时钟管理单元，满足较复杂数字逻辑电路设计要求；实现包括控制ADC芯片、Flash阵列、网口芯片正常工作的功能，该FPGA核心芯片由电源芯片提供1.0V核心电压和2.5V、3.3V、1.8V管脚电压；该FPGA核心芯片最小外围电路是:由FPGA核心芯片、时钟源和程序加载Flash组成，时钟源为FPGA核心芯片提供正常工作所需的时钟信号；由于FPGA核心芯片是在断电之后程序自动被清除的，所以必须将程序代码固化到一个程序加载Flash中，每次上电后，程序加载Flash中的程序自动加载到FPGA核心芯片中以使其正常工作；由于FPGA核心芯片每次上电都要重新加载一次程序，所以要将程序代码固化到程序加载Flash阵列中J_FPGA核心芯片最小外围电路保证FPGA核心芯片正常工作并实现基本的数字逻辑功能；该ADC采样芯片是:ADS5463，负责对外部信号进行低通采样，即把模拟信号转换为数字信号，ADC采样芯片将采样得到的数字信号直接传送给FPGA核心芯片，再由FPGA核心芯片经过乒乓、拼位处理传输至Flash阵列；4片ADC采样芯片ADS5463，实现4路AD同时采集，每一片ADC采样芯片由电源芯片提供3.3V电压；该Flash阵列是:单元为MT29F32G08AECBB芯片，一片的容量为4Gbytes，由8片MT29F32G08AECBB 组成一个阵列，一共有 4 个 Flash 阵列，即 32 片 MT29F32G08AECBB 芯片，共4*32Gbytes=128Gbytes存储空间，其功能为存储从FPGA核心芯片传送过来的波形数据，并掉电保存；其中每一组Flash阵列对应一路AD，即每一路AD最大存储容量为32Gbytes，当存储空间满时根据需求覆盖或停止存储，Flash阵列每片芯片由电源芯片提供1.8V电压和2.5V电压；该网口电路是:以88E1111网卡芯片为核心组成，它实现网络数据包的转换；88E1111由FPGA核心芯片通过GMII接口控制，由电源芯片提供1.0V电压和2.5V电压，其功能为实现FPGA核心芯片与上层PC端通过千兆网口连接，达到上传波形数据和下发命令目的；该电源芯片是LM1085和LMl 117，它们提供整个系统工作所需的电压；外界给系统输入+ 5V的电压，通过电源芯片将+ 5V的电压转换成系统所需要的+ 3.3V、+ 1.8V、+ 1.5V,来分别提供给FPGA核心芯片、程序加载Flash、时钟提供源、ADC采样芯片、Flash阵列和网口芯片。2.一种四通道大容量波形存储系统的构建方法:该方法包括下述几个步骤:步骤一:FPGA核心芯片对Flash阵列进行读取操作，记录Flash阵列坏块地址；平均每一片Flash阵列芯片会有1-2个坏块，Flash阵列坏块的特点是无法对这一地址进行读取或写入操作，无论用写入逻辑写进去什么数据，用读取逻辑都只能读到全“O” ;坏块的存在会影响正常数据的读写，因此要提前将坏块的数目和地址找出来并记录；查找坏块的方法是:上电后，用擦写逻辑将Flash阵列所有块地址都擦写一遍，擦除后的Flash阵列数据应全为“1”，再用读取逻辑按地址顺序逐个读取；假如没有坏块，则全部读取到的数据均为“I”;将读取到不为全“I”的地址记录下来保存到Flash阵列的其他地方，作为坏块地址；坏块地址作为一个集合，此后进行读写操作时均跳过该集合中的所有地址；步骤二:FPGA核心芯片对Flash阵列进行读取/写入...
【专利技术属性】
技术研发人员：张玉玺，麦超云，杨彬，樊文贵，王俊，
申请(专利权)人：北京航空航天大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。