【技术实现步骤摘要】
SDI中继线
本技术涉及一种主要应用于安防监控或户广播视频传输等领域的SDI中继线及其应用。
技术介绍
对高清视频图像的传输，当前的主流传输方式是网络数字传输或SDI数字传输两种方式之一，SDI接口是数字分量串行接口的简写，其中，SDI是英文serial digitalinterface的缩写。高清或标清SDI数据传输主要用于SDI摄像机连接而进行视频数据传输。目前，高清SDI数字传输分为HD-SDI或3G-SDI两种传输方式(SD-SDI用于非高清数据传输)，主要适合于720P或1080P的高清图像数据传输，分别使用1.485Gpbs和2.97Gpbs进行传输，由于720P或1080P的高清图像数据量的增加，其传输距离局限于200米和150米。实际使用中，由于线材品质等因素影响，市面上大部分SDI摄像机，采用HD-SDI数字传输方式，其传输距离仅为10(Tl50米。在SDI摄像机替代模拟摄像机的过程中，数据传输距离变成了最大的瓶颈，严重阻碍了 SDI摄像机在安防监控或广播视频传输的推广应用。按照当前的技术，超过200米的视频监控，如果需要采用SDI摄像机...
【技术保护点】
一种SDI中继线，其特征在于，包括：单芯同轴线缆、上级侧连接器和下级侧连接器，所述单芯同轴线缆被配置为即传输视频信号，同时也为下级提供电源；所述上级侧连接器被设置在所述单芯同轴线缆的一端处，并且被配置为将所述单芯同轴线缆连接到上级设备；所述下级侧连接器被设置在所述单芯同轴线缆的另一端处，并且被配置为将所述单芯同轴线缆连接到下级设备；在所述单芯同轴线缆之中串接有中继器；所述中继器至少包括用于从上级接收视频信号的均衡器、用于提高时钟品质的时钟恢复去抖芯片，以及用于加强驱动能力的线缆驱动器，所述均衡器将所接收到的视频信号传输给所述时钟恢复去抖芯片，所述时钟恢复去抖芯片将时钟去抖后...
【技术特征摘要】
1.一种SDI中继线，其特征在于，包括:单芯同轴线缆、上级侧连接器和下级侧连接器，所述单芯同轴线缆被配置为即传输视频信号，同时也为下级提供电源； 所述上级侧连接器被设置在所述单芯同轴线缆的一端处，并且被配置为将所述单芯同轴线缆连接到上级设备；所述下级侧连接器被设置在所述单芯同轴线缆的另一端处，并且被配置为将所述单芯同轴线缆连接到下级设备； 在所述单芯同轴线缆之中串接有中继器；所述中继器至少包括用于从上级接收视频信号的均衡器、用于提高时钟品质的时钟恢复去抖芯片，以及用于加强驱动能力的线缆驱动器，所述均衡器将所接收到的视频信号传输给所述时钟恢复去抖芯片，所述时钟恢复去抖芯片将时钟去抖后的视频信号传输给线缆驱动器，经加强驱动力后传输给下级；取电模块从单芯同轴线缆获取电流,并通过加电模块将所述电流传输给后级； 在所述单芯同轴线缆和中继器外设有被覆层，将所述上级侧连接器、单芯同轴线缆、中继器和下级侧连接器做成一根整体的线状结构。2.根据权利要求1所述的SDI中继线，其特征在于，还包括FPGA芯片，所述FPGA芯片包括， SDI接收模块，用于从均衡器接收串行视频信号，将串行视频信号转换为并行视频信号，并同时将并行视频的原时钟信号输入给时钟恢复去抖芯片； 缓存模块，用于缓存并行视频信号； SDI发送模块，将并 行视频信号重新加载去抖后的时钟信号，并将并行视频信号转换为串行视频信号后传输给线缆驱动器； 所述时钟恢复去抖芯片从SDI接收模块获取原始时钟信号，恢复去抖后重新输送给SDI发送模块。3.根据权利要求1所述的SDI中继线，其特征在于，还包括FPGA芯片和内存模块，所述FPGA芯片包括， SDI接收模块，用于从均衡器接收串行视频信号，将串行视频信号转换为并行视频信号，并同时将并行视频的原时钟信号输入给时钟恢复去抖芯片； 压缩处理模块，与内存模块配合，将从SDI接收模块获得的视频信号按预定格式压缩后，输送给缓存模块； 缓存模块，用于缓存并行视频信号； SDI发送模块，将并行视频信号重新加载去抖后的时钟信号，并将并行视频信号转换为串行视频信号后传输给线缆驱动器； 所述时钟恢复去抖芯片从SDI接收模块获取原始时钟信号，恢复去抖后通过降频模块降低频率后，再输送给SDI发送模块。4.根据权利要求1所述的SDI中继线，其特征在于，还包括FPGA芯片和内存模块，所述FPGA芯片包括， SDI接收模块，用于从均衡器接收串行视频信号，将串行视频信号转换为并行视频信号，输入给外部缓存控制和指针控制模块； 外部缓存控制和指针控制模块，与缓存模块配合，对并行视频信号加以处理； 缓存模块，分为两个缓存区，即缓存A区和缓存B区；所述缓存A区和缓存B区又被分成至少两节，即A区数据第一节(A1)、A区数据第二节(A2)、B区数据第一节(B1)、B区数据第二节(B2)，每节可容纳I帧数据； 所述外部缓存控制和指针控制模块对并行视频信号的处理过程如下: 开始时，所述外部缓存控制和指针控制模块以原始时钟频率将并行视频数据同时写入缓存A区和缓存B区，当写满缓存A区和缓存B区的第一节，开始写入第二节时，所述外部缓存控制和指针控制模块从缓存A区和缓存B区中的任意一个缓存区的第一节以本地时钟频率读出第一节内的数据，发送给SDI发送模块；以上述写入和读出的方式，连续不断地写入、读出所有并行视频数据； 如原始时钟频率与本地时钟频率存在误差时，按下述方式处理: 当读出速度大于写入速度，出现缓存A区数据第一节(Al)或缓存B区数据第一节(BI)的数据在写入时，读出数据也在缓存A区数据第一节(Al)或缓存B区数据第一节(BI)同时发生，所述外部缓存控制和指针控制模块切换到读出缓存B区数据第一节(BI)或缓存A区数据第一节(Al)的数据，当读完缓存B区数据第一节(BI)或缓存A区数据第一节(Al)数据时，再切换回到缓存A区数据第一节(Al)或缓存B区数据第一节(BI)继续读出数据；当读出速度小于写入速度，出现缓存A区数据第二节(A2)或缓存B区数据第二节(B2)的数据在读出时，写入数据也在缓存A区数据第二节(A2)或缓存B区数据第二节(B2)同时发生，所述外部缓存控制和指针控制模块切换到读出缓存A区数据第一节(Al)或缓存B区数据第一节(BI)的数据，当读完缓存A区数据第一节(Al)或缓存B区数据第一节(BI)的数据时，再直接读出缓存A区数据第二节(A2)或缓存B区数据第二节(B2)的数据； 本地时钟发生器，产生新的本地时钟频率，供外部缓存控制和指针控制模块和SDI发送模块使用； SDI发送模块，将并行视频信号重新加载本地时钟频率，并将并行视频信号转换为串行视频信号后传输给线缆驱动器。5.根据权利要求1所述的SDI中继线，其特征在于，还包括FPGA芯片和内存模块，所述FPGA芯片包括， SDI接收模块，用于从均衡器接收串行视频信号，将串行视频信号转换为并行视频信号，输入给外部缓存控制和指针控制模块； 外部缓存控制和指针控制模块，与缓存模块配合，对并行视频信号加以处理； 缓存模块，仅有I区，缓存容量为I帧以上；缓存总容量为每帧数据的整数倍； 所述外部缓存控制和指针控制模块对并行视频信号的处理过程如下: 首先，所述外部缓存控制和指针控制模块以原始时钟频率将并行视频数据写入缓存模块，接着，所述外部缓存控制和指针控制模块以本地时钟频率读出所写入的数据，并发送给SDI发送模块；以上述写入和读出的方式，连续不断地写入、读出所有并行视频数据； 如原始时钟频率与本地时钟频率存在误差时，按下述方式处理: 当读出速度大于写入速度时，读出针追上写入针，读出针直接跳过当前写入针，继续读出，当读完该帧数据时，再跳回该帧的帧头部分继续读出； 当读出速度小于写入 速度，写入针追上读出针，写入针直接跳过当前读出针，继续写A ； 本地时钟发生器，产生新的本地时钟频率，供外部缓存控制和指针控制模块和SDI发送模块使用；SDI发送模块，将并行视频信号重新加载本地时钟频率，并将并行视频信号转换为串行视频信号后传输给线缆驱动器。6.一种SDI中继线...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。