组网协议串口测试装置制造方法及图纸

本实用新型专利技术实施例提供了一种组网协议串口测试装置，两个用于接收待测协议信号的接口单元、与所述接口单元数目相同且与所述接口单元连接的电平转换电路；还包括高速时钟、电源模块、FPGA、存放所述FPGA工作代码的配置模块；所述电平转换电路、配置模块、高速时钟、电源模块均与所述FPGA连接；所述电源模块还与所述电平转换电路、配置模块、高速时钟连接，所述电源模块用于给所述电平转换电路、FPGA、配置模块、高速时钟提供所需电源。本实用新型专利技术实施例提供测试装置可以满足同时测试多个待测板协议信号交互的要求，另外，本实用新型专利技术实施例提供测试装置的造价较低，结构也简单。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
组网协议串口测试装置
本技术涉及串口测试
，更具体的说是涉及一种组网协议串口测试装置。
技术介绍
实物测试是网络协议开发中的重要环节，即在实物板卡或真实设备上实际运行开发的协议，用来验证网络协议设计的正确性，以保证所设计网络的正常运行。目前，无线组网协议的基带实物测试主要采用无线方式和有线方式。无线方式是为每个待测板配置射频单元，通过无线信道实现全互连。但该方式需要设置相应的射频设备，如果在没有适用的射频设备，或射频设备本身也处于开发阶段，其性能还不稳定时，则难以进行基带实物测试。有线方式可以采用线缆直连或交换机的方式。采用线缆直连的方式只能实现点对点通信，而不能进行多个测试，另外采用无线方式或交换机的方式，不仅造价上升，还使得测试结构变得复杂。
技术实现思路
有鉴于此，本技术提出一种组网协议串口测试装置，用以解决现有实物测试中的测试装置不能进行多节点测试、造价较高且结构复杂的缺陷。技术方案如下:一种组网协议串口测试装置，至少两个用于接收待测协议信号的接口单元、与所述接口单元数目相同且与所述接口单元连接的电平转换电路；还包括高速时钟、电源模块、FPGA、存放所述FPGA工作代码的配置模块；所述电平转换电路、配置模块、高速时钟、电源模块均与所述FPGA连接；所述电源模块还与所述电平转换电路、配置模块、高速时钟连接，所述电源模块用于给所述电平转换电路、FPGA、配置模块、高速时钟提供所需电源。优选的，在上述的组网协议串口测试装置中，所述配置模块还包括JTAG接口，所述JTAG接口与所述FPGA的JTAG引脚连接，PC机通过所述JTAG接口对FPGA进行在线调试工作程序。优选的，在上述的组网协议串口测试装置中，还包括用于调节所述接口单元的工作状态与所述FPGA的采样频率的功能按键；所述功能按键的输出端与所述FPGA的IO引脚连接。优选的，在上述的组网协议串口测试装置中，还包括用于显示所述接口单元状态的显示LED。优选的，在上述的组网协议串口测试装置中，还包括用于控制所述电源单元启闭的电源控制开关。上述技术方案中具有如下有益效果:经由上述的技术方案可知，与现有技术相比，本技术。本技术实施例提供测试装置的接口单元的数目至少为两个，因此该测试装置可以满足同时测试多个待测板协议信号交互的要求，另外，传统的实物测试时，需要设置交换机或为待测板配置射频单元，而本技术无需设置交换机和射频单元即可实现实物测试的功能，由于不用配备交换机和射频单元，本技术实施例提供测试装置的造价较低，另外，相较于配备交换机和射频单元的方式，结构也简单。【附图说明】为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本技术公开的组网协议串口测试装置的一种结构示意图；图2为本技术公开的组网协议串口测试装置的另一结构示意图；图3为本技术公开的组网协议串口测试装置的一种应用示意图。【具体实施方式】下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。参见图1，本技术公开一种组网协议串口测试装置，包括至少两个用于接收待测协议信号的接口单元110，接口单元110与待侧板连接，、与接口单元110数目相同且与接口单元110连接的电平转换电路120 ;还包括高速时钟130、电源模块140、FPGA(Field-Programmable Gate Array,现场可编程门阵列)150、存放FPGA工作代码的配置模块 160。电平转换电路120、配置模块160、高速时钟130、电源模块140均与FPGA150连接，FPGA根据配置模块160的工作代码，在高速时钟的周期时钟信号的上升沿时刻，将其中一个接口单元采集到的待测协议信号，经过滤波整形后输出至其他接口单元的输出引脚上。电源模块140还与电平转换电路120、配置模块160、高速时钟130连接，电源模块140用于给电平转换电路120、FPGA150、配置模块160、高速时钟130提供所需电源。本技术实施例提供测试装置的接口单元的数目至少为两个，因此该测试装置可以满足同时测试多个待测板协议信号交互的要求，另外，传统的实物测试时，需要设置交换机或为待测板配置射频单元，而本技术无需设置交换机和射频单元即可实现实物测试的功能，由于不用配备交换机和射频单元，本技术实施例提供测试装置的造价较低，另外，相较于配备交换机和射频单元的方式，结构也简单。优选的，电源模块140的输出端与FPGA150、配置模块160、电平转换电路120和高速时钟130的电源引脚连接，为这4个部分提供所需电源。进一步的，电源模块140可以包括交直流变压单元和直流电压转换芯片，其中，交直流变压单元将220V交流电转换成5V直流电源，直流电压转换芯片则将5V直流电源转换为稳定的3.3V和1.2V直流电源，为FPGA150、配置模块160和电平转换电路120提供相应的工作电源。优选的，配置模块160的输出端与FPGA的配置引脚连接，配置单元160选用与FPGA配套的配置芯片，存放FPGA工作代码。高速时钟130的输出与FPGA的时钟输入端连接，闻速时钟130可以米用闻速晶振或晶体电路。待测协议信号通过接口单元110连接到该测试装置，电平转换电路120将接口单元110的输入电平适配到与FPGA接口电平相同等级后，送入FPGA的IO引脚。进一步的，接口单元110与电平转换电路120双向连接，待测协议信号经电平转换电路120的电平适配后通过FPGA的IO引脚与FPGA双向连接。在系统上电时，FPGA首先通过FPGA上的配置端口访问配置模块160，读出配置模块160中存放的工作代码后执行程序。系统上电后，高速时钟130会产生周期时钟信号，输出到FPGA的时钟输入端，给FPGA提供工作时钟。FPGA根据配置模块160的工作代码，在周期时钟信号的上升沿时刻，对接口单元HO的待测协议信号进行采样，经过滤波整形后输出到其他接口单元对应的IO输出引脚上，FPGA的IO输出引脚与电平转换电路连接，输出信号经电平转换电路转换为与接口单元适配的串口电平后，发送到接口单元上，这样就实现了接口单元间的低延迟、全互连。本技术的测试装置在工作时，仅要求被测信号以串口方式接入，除此之外，不需要待测试节点进行任何信号处理和协议转换，适用范围广。下面对低延时进行详细的解释，待测协议信号从其中一个接口单元的输入再到其他接口单元的信号输出，其信号延迟主要由FPGA的采样延迟和处理转发延迟组成。一方面，上述的处理转发延迟并不涉及协议的变化，因此处理转发延迟与输入的待测协议信号的速率和数量无关，处理转发的延迟很低；另一方面，采样延迟在输入、输出时均不大于一个高速时钟周期，因此，采用频本文档来自技高网...

【技术保护点】
一种组网协议串口测试装置，其特征在于，包括至少两个用于接收待测协议信号的接口单元、与所述接口单元数目相同且与所述接口单元连接的电平转换电路；还包括高速时钟、电源模块、FPGA、存放所述FPGA工作代码的配置模块；所述电平转换电路、配置模块、高速时钟、电源模块均与所述FPGA连接；所述电源模块还与所述电平转换电路、配置模块、高速时钟连接，所述电源模块用于给所述电平转换电路、FPGA、配置模块、高速时钟提供所需电源。

【技术特征摘要】
1.一种组网协议串口测试装置，其特征在于，包括至少两个用于接收待测协议信号的接口单元、与所述接口单元数目相同且与所述接口单元连接的电平转换电路； 还包括高速时钟、电源模块、FPGA、存放所述FPGA工作代码的配置模块； 所述电平转换电路、配置模块、高速时钟、电源模块均与所述FPGA连接； 所述电源模块还与所述电平转换电路、配置模块、高速时钟连接，所述电源模块用于给所述电平转换电路、FPGA、配置模块、高速时钟提供所需电源。2.根据权利要求1所述的组网协议串口测试装置中，其特征在于，所述配置模块还包括JT...

【专利技术属性】
技术研发人员：张媛，覃剑，张良胜，杨雁，宫林，
申请(专利权)人：国家电网公司，国网重庆市电力公司电力科学研究院，重庆大学，
类型：实用新型
国别省市：