用于低暗电流CMOS像素单元的接地触点结构制造技术

本申请案涉及用于低暗电流CMOS像素单元的接地触点结构。本发明专利技术涉及用以提供用于CMOS像素单元的接地触点的像素阵列结构。在一实施例中，像素单元的有源区域包含安置于有源区域的第一部分中的光电二极管，其中所述有源区域的第二部分从所述第一部分的一侧延伸。所述第二部分包含经掺杂区以提供用于所述有源区域的接地触点。在另一实施例中，所述像素单元包含用以从所述光电二极管转移电荷的晶体管，其中所述晶体管的栅极邻近于所述第二部分且与所述第一部分的所述侧重叠。

【技术实现步骤摘要】
用于低暗电流CMOS像素单元的接地触点结构
本专利技术大体来说涉及像素阵列，且特定来说(但非排他地)涉及互补金属氧化物半导体(“CMOS”)像素阵列。
技术介绍
图1图解说明根据现有技术的像素阵列结构，其中两个相邻CMOS图像传感器(CIS)像素100形成于安置于经P型掺杂的硅衬底105上方的经P型掺杂的外延(或“印i”)层140内。当光生电荷载流子(例如，电荷载流子150)浅形成于像素100内时，其经历朝向光电传感器或光电二极管(“ro”)区115的吸引力(由箭头145展示)，此归因于ro区115与下伏的经P型掺杂的外延层140之间的耗尽区或P-N结。在所图解说明的实施例中，经P型掺杂的钉扎层135覆叠于ro区115中的每一者上以使其表面钝化。由安置于经P型掺杂的阱130内的隔离结构(例如，浅沟槽隔离(STI)区160)分离CIS像素100。在每一 Cis像素loo中，在经P掺杂的阱(未展示)内邻近于ro区115安置额外像素电路(未展示)。此像素电路可开始获取ro区115内的图像电荷以对积累在ro区115内的图像电荷进行复位，以使Cis像素100为下一图像做好准备或将由CIS像素100获取的图像数据转移出去。当使衬底105极薄时，例如在背侧照明(BSI)CIS的情况中及/或当使像素的数目极大时，衬底105内的横向电阻可变得相对大且降低像素阵列的性能。因此，与经增加的衬底电阻相关联的性能限制成问题，特别是在BSI装置中。举例来说，黑暗的均匀性在用此些装置产生的图像数据中是常见的问题。其它薄衬底装置(例如，在绝缘体上硅(SOI)衬底上制作的那些或并入有隐埋式集电极层的那些)也可能具有类似问题。当今，借助在像素衬底或P阱触点内添加接地触点结构(例如经P型掺杂阱130内的经P+掺杂触点180)且借助耦合到其的相关联接地金属层迹线来解决此些问题。举例来说，图2展示根据常规像素阵列架构的典型像素单元200的元件，接地部分218为所述像素单元提供接地触点220 (例如，触点180)。像素单元200包含光电二极管TO202、包括转移(Tx)栅极204的Tx晶体管、包括复位(RST)漏极208及RST栅极210的RST晶体管及包括源极随耦器(SF)源极212、SF栅极216及SF漏极214的SF晶体管。在像素单元200的操作期间，转移栅极204接收将电荷从PD202转移到浮动扩散节点FD206的转移信号。RST漏极208及RST栅极210可操作以在提供到RST栅极210的复位信号的控制下对像素单元200进行复位(例如，将FD206及/或PD202充电或放电到预设电压)。FD206经由金属迹线(未展示)耦合以将用于控制SF源极212与SF漏极之间的电流交换的电位提供到SF栅极216，所述电位又确定从像素单元200输出的图像数据。接地部分218形成于毗连TO202的P阱及/或隔离结构中以减少衬底105中的电阻的效应。然而，用以形成接地部分218的掺杂是制作缺陷的来源。举例来说，接地部分218通常为由设计规则确定的最小区域。用于此小区域的掩模对准易于与TO202的经掺杂区重叠。因此，用以形成接地部分218的P+植入往往导致经损坏像素，例如，其中TO202在其耗尽区域中具有缺陷。为接地部分218提供较大区域往往以像素单元200的可用区域为代价，特定来说，用于TO202的区域。出于至少这些原因，用于提供用于像素单元的接地触点结构的常规技术对光电二极管性能具限制性。
技术实现思路
本专利技术的一个实施例涉及一种图像传感器装置。所述图像传感器装置包括:像素阵列，其包括:像素单元，其包含:有源区域，其安置于外延层中，所述有源区域包括--第一部分，其包含一侧及接近于所述侧的光电二极管，所述光电二极管用以积累电荷；及第二部分，其从所述侧延伸，所述第二部分包含经掺杂区以提供用于所述有源区域的接地触点 '及晶体管，其用以从所述光电二极管转移所述电荷，所述晶体管包括安置于所述有源区域的表面上的栅极，其中所述栅极邻近于所述第二部分且与所述侧重叠；及读出电路，其经耦合以从所述像素阵列读取图像数据。本专利技术的另一实施例涉及一种像素阵列。所述像素阵列包括:像素单元，其包含:有源区域，其安置于外延层中，所述有源区域包括:第一部分，其包含一侧及接近于所述侧的光电二极管，所述光电二极管用以积累电荷；及第二部分，其从所述侧延伸，所述第二部分包含经掺杂区以提供用于所述有源区域的接地触点；及晶体管，其用以从所述光电二极管转移所述电荷，所述晶体管包括安置于所述有源区域的表面上的栅极，其中所述栅极邻近于所述第二部分且与所述侧重叠。本专利技术的另一实施例涉及一种用于制作像素单元的方法。所述方法包括:在外延层中的有源区域的表面上沉积晶体管栅极，其中所述有源区域包含:第一部分，其包括一侧；及第二部分，其从所述第一部分的所述侧延伸；其中所述晶体管栅极邻近于所述第二部分且与所述第一部分的所述侧重叠；形成在所述晶体管栅极上方延伸的掩模层，其中所述掩模层至少部分地界定暴露所述第二部分的掩模窗；在形成所述掩模层之后，通过所述掩模窗掺杂所述第二部分以形成经掺杂区以提供用于所述有源区域的接地触点；及在所述第一部分中形成光电二极管，其 中所述光电二极管接近于所述第一部分的所述侧。【附图说明】在附图的各图中，以举例方式而非限制方式图解说明本专利技术的各种实施例，且附图中:图1是展示根据现有技术的像素阵列的特征的横截面图。图2是展示根据现有技术的像素阵列的特征的表面立面图。图3是图解说明根据一个实施例的成像系统的特征的框图。图4是图解说明根据一实施例的4T像素电路的特征的电路图。图5A到是图解说明根据一实施例的像素阵列的特征的立面图。图6A是图解说明根据一实施例的像素单元的特征的表面立面图。图6B是图解说明根据一实施例的像素单元的特征的表面立面图。图6C是图解说明根据一实施例的像素单元的特征的表面立面图。图7是图解说明根据一实施例的用于操作像素单元的方法的特征的流程图。图8是图解说明根据一实施例的用于制作像素单元的方法的特征的流程图。图9A到9F是图解说明根据一实施例的用于制作像素单元的工艺的特征的立面图。【具体实施方式】某些实施例提供用于促进像素阵列的导电性的技术。像素阵列的半导体衬底可毗连其中(及/或其上)安置有所述像素阵列的一个或一个以上像素结构的外延层。举例来说，所述衬底可比毗连的外延层更重地掺杂。所述像素阵列可包含包括安置于外延层内的有源区域的像素单元，例如，其中所述有源区域的一侧至少部分地由一个或一个以上毗连隔离结构及/或阱结构界定。举例来说，Btt连有源区域的隔离区可包含电介质材料，例如二氧化硅及/或用于限制电串扰的多种其它隔离材料中的任一者。像素单元的有源区域可包括比外延层的其它区更重地掺杂的掺杂剂阱。在一实施例中，有源区域的第一部分包含用以积累电荷的光电二极管，其中像素单元的晶体管用以从光电二极管转移电荷。所述晶体管可包括安置于有源区域上方的多晶硅栅极。所述有源区域可进一步包含从第一部分的一侧延伸的第二部分，所述第二部分包含经掺杂区以提供用于所述有源区域的接地触点。转移晶体管的栅极可邻近于第二部分且与第一部分的所述侧重叠。在一实施例中，所述经掺杂区的一部分与转移栅极多晶本文档来自技高网...

【技术保护点】
一种图像传感器装置，其包括：像素阵列，其包括：像素单元，其包含：有源区域，其安置于外延层中，所述有源区域包括：第一部分，其包含一侧及接近于所述侧的光电二极管，所述光电二极管用以积累电荷；及第二部分，其从所述侧延伸，所述第二部分包含经掺杂区以提供用于所述有源区域的接地触点；及晶体管，其用以从所述光电二极管转移所述电荷，所述晶体管包括安置于所述有源区域的表面上的栅极，其中所述栅极邻近于所述第二部分且与所述侧重叠；及读出电路，其经耦合以从所述像素阵列读取图像数据。

【技术特征摘要】
2012.07.25 US 13/558,2311.一种图像传感器装置，其包括: 像素阵列，其包括: 像素单元，其包含: 有源区域，其安置于外延层中，所述有源区域包括: 第一部分，其包含一侧及接近于所述侧的光电二极管，所述光电二极管用以积累电荷；及 第二部分，其从所述侧延伸，所述第二部分包含经掺杂区以提供用于所述有源区域的接地触点；及 晶体管，其用以从所述光电二极管转移所述电荷，所述晶体管包括安置于所述有源区域的表面上的栅极，其中所述栅极邻近于所述第二部分且与所述侧重叠；及读出电路，其经耦合以从所述像素阵列读取图像数据。2.根据权利要求1所述的图像传感器装置，其中所述经掺杂区与所述栅极对准。3.根据权利要求1所述的图像传感器装置，其中所述栅极的一部分邻近于所述第二部分且与所述侧重叠，所述部分包含沿着所述侧在第一方向上延伸的第一凸瓣。4.根据权利要求3所述的图像传感器装置，所述栅极的所述部分进一步包括沿着所述侧在第二方向上延伸的第二凸瓣。5.根据权利要求3所述的图像传感器装置，其中所述第一凸瓣从所述栅极的第一侧延伸，其中所述栅极在所述第一·侧处具有第一宽度，且其中所述第二部分具有大于所述第一宽度的第二宽度。6.根据权利要求1所述的图像传感器装置，其中所述经掺杂区包括P型掺杂剂。7.根据权利要求1所述的图像传感器装置，其中所述栅极与所述第二部分至少部分地重叠。8.一种像素阵列，其包括: 像素单元，其包含: 有源区域，其安置于外延层中，所述有源区域包括: 第一部分，其包含一侧及接近于所述侧的光电二极管，所述光电二极管用以积累电荷；及 第二部分，其从所述侧延伸，所述第二部分包含经掺杂区以提供用于所述有源区域的接地触点；及 晶体管，其用以从所述光电二极管转移所述电荷，所述晶体管包括安置于所述有源区域的表面上的栅极，其中所述栅极邻近于所述第二部分且与所述侧重叠。9.根据权利要求8所述的像素阵列，其中所述经掺杂区与所述栅极对准。10...

【专利技术属性】
技术研发人员：真锅宗平，柳政澔，
申请(专利权)人：全视科技有限公司，
类型：发明
国别省市：