【技术实现步骤摘要】
本专利技术涉及半导体
,特别是涉及一种。
技术介绍
目前,半导体制造工序是先在一片晶圆上同时生长几百上千个相同的芯片,全部制程完成后的晶圆又称为裸片。通过对裸片的测试挑选出合格的芯片,并切割封装成产品。通常,对一条晶圆生产线的某种产品良率Wafer Yield的计算方法是,首先随即挑选同一条晶圆生产线生产的此种产品的裸片若干(数量可以根据生产情况变化),然后测试挑选的所有裸片上的全部芯片,用Wafer Yield的计算公式:Wafer Yield=合格芯片数量/芯片总数得到某种产品的产品良率Wafer Yield。但是,由于一条晶圆生产线会生产不同的产品,而对于不同产品,由于其芯片设计和制造工艺不同,产品良率Wafer Yield也会有所不同。因此,某种产品的产品良率WaferYield就不能反映晶圆生产线的能力。为了解决这个问题,引入了表示晶圆生产线能力的指标:缺陷密度(Defect (Iensity)Dci,单位为缺陷个数每平方英寸,缺陷密度Dci可以由产品良率 Wafer Yield 计算。目前广泛使用缺陷密度公式表示某种产品的产品良率与缺陷密度的关系为:
【技术保护点】
一种缺陷密度计算方法,其特征在于,所述方法包括以下步骤:S1、计算晶圆生产线上芯片的产品良率Wafer?Yield;S2、计算所述产品单个芯片的面积Die?Area;S3、根据器件测试项目系数Device?Test?Bin、光刻系数Litho?Coefficient和工艺技术系数Technology?Coefficient计算所述产品的芯片制造过程的复杂度系数N;S4、根据芯片的产品良率Wafer?Yield、面积Die?Area及复杂度系数N计算缺陷密度D0。
【技术特征摘要】
1.一种缺陷密度计算方法,其特征在于,所述方法包括以下步骤: 51、计算晶圆生产线上芯片的产品良率WaferYield ; 52、计算所述产品单个芯片的面积DieArea ; 53、根据器件测试项目系数DeviceTest Bin、光刻系数Litho Coefficient和工艺技术系数Technology Coefficient计算所述产品的芯片制造过程的复杂度系数N ; 54、根据芯片的产品良率WaferYield、面积Die Area及复杂度系数N计算缺陷密度D0。2.根据权利要求1所述的缺陷密度计算方法,其特征在于,所述步骤S3中复杂度系数N为器件测试项目系数Device Test Bin、光刻系数Litho Coefficient和工艺技术系数Technology Coefficient三者的乘积除以三者之和,即 3.根据权利要求2所述的缺陷密度计算方法,其特征在于,所述光刻系数LithoCoefficient由DUV层数和1-LINE层数计算而得,光刻系数Litho Coefficient等于DUV层数乘以 I 再加上 1-LINE 层数乘以 0.5,即 Litho Coefficient=DUV layers*l+I_LINElayers氺0.5。4.根据权利要求2所述的缺陷密度计算方法,其特征在于,所述器件测试项目DeviceTest Bin的数值为所需测试项目的总数。5.根据权利要求2所述的缺陷密度计算方法,其特征在于,所述芯片包括逻辑器件、混合信号器件、闪存存储器和静态随机...
【专利技术属性】
技术研发人员:陈亚威,
申请(专利权)人:无锡华润上华科技有限公司,
类型:发明
国别省市: