脉冲压缩体制雷达目标距离超高精度模拟方法技术

本发明专利技术的脉冲压缩体制雷达目标距离超高精度模拟方法包括以下步骤：FPGA对基准脉冲进行延时粗调；所述FPGA控制第二数控延时器对经FPGA粗调的延时脉冲进行延时微调，形成DDS控制信号，控制目标回波中频模拟信号线性调频部分的延时；同时，所述FPGA对目标回波中频模拟信号线性调频部分的带宽进行调整；所述FPGA控制第一数控延时器对经FPGA粗调的延时脉冲进行延时微调，形成中频及微波开关信号和DDS扫频开关信号，按照时序要求截断目标回波中频模拟信号，实现目标回波中频脉冲信号的模拟。

【技术实现步骤摘要】
【专利摘要】本专利技术的包括以下步骤：FPGA对基准脉冲进行延时粗调；所述FPGA控制第二数控延时器对经FPGA粗调的延时脉冲进行延时微调，形成DDS控制信号，控制目标回波中频模拟信号线性调频部分的延时；同时，所述FPGA对目标回波中频模拟信号线性调频部分的带宽进行调整；所述FPGA控制第一数控延时器对经FPGA粗调的延时脉冲进行延时微调，形成中频及微波开关信号和DDS扫频开关信号，按照时序要求截断目标回波中频模拟信号，实现目标回波中频脉冲信号的模拟。【专利说明】
本专利技术涉及雷达仿真测试设备雷达信号模拟领域，具体涉及一种。
技术介绍
交会对接雷达目标模拟源距离模拟电路，要求对雷达发射脉冲包络信号实现大动态范围、高分辨率、高精度的延时控制，以满足测试雷达是否可以满足交会对接的需要。现有的脉冲信号精密延时技术存在延时动态范围、分辨率及精度之间的矛盾。目前较先进的技术是采用高精度的时间数字转换(TDC)技术，在单片现场可编程门阵列(Field-Programmable Gate Array, FPGA)内结合TDC技术、计数延时技术、小范围数控延时技术，设计较高精度的目标模拟源距离模拟电路。由于当前FPGA性能的局限，FPGA的工作时钟频率无法太高，导致所能模拟目标的距离分辨率很难达到厘米级以下。而采用高性能FPGA及高速软件设计复杂度较高，成本昂贵。
技术实现思路
本专利技术的目的在于提供一种，可实现雷达目标模拟源超高精度距离模拟，且电路结构简单，成本低。为了达到上述的目的，本专利技术提供一种包括以下步骤=FPGA对基准脉冲进行延时粗调；所述FPGA控制第二数控延时器对经FPGA粗调的延时脉冲进行延时微调，形成DDS控制信号，控制目标回波中频模拟信号线性调频部分的延时；同时，所述FPGA对目标回波中频模拟信号线性调频部分的带宽进行调整；所述FPGA控制第一数控延时器对经FPGA粗调的延时脉冲进行延时微调，形成中频及微波开关信号和DDS扫频开关信号，按照时序要求截断目标回波中频模拟信号，实现目标回波中频脉冲信号的模拟。本专利技术的将脉冲信号的延时分为粗延时和细延时两部分，粗延时采用FPGA内计数延时技术实现，细延时采用高精度数控延时器，同时结合信号处理的方法产生毫米级距离精度的目标回波信号，极大地简化了系统电路设计，提高了模拟目标的距离精度，降低了电路硬件成本。【专利附图】【附图说明】本专利技术的由以下的实施例及附图全A屮? 口 ED ο图1是本专利技术中脉冲压缩体制雷达目标模拟源的框图。【具体实施方式】以下将结合图1对本专利技术的作进一步的详细描述。图1所示为脉冲压缩体制雷达目标模拟源的框图，所述脉冲压缩体制雷达目标模拟源包括基带信号单元10、中频信号单元20和微波混频单元30。本专利技术主要实施于基带信号单元10。如图1所示，所述基带信号单元10包括整形电路11、接口电路12、FPGA 13、数字信号处理器(Digital Signal Processor, DSP) 14、第一数控延时器15和第二数控延时器16。所述中频信号单元20的第一直接数字频率合成(Direct Digital Synthesizer,DDS)源21用于实现模拟目标回波中频信号的线性调频，第二 DDS源22用于加入模拟目标速度的多普勒频率，混频器23对第一 DDS源21产生的信号和第二 DDS源22产生的信号进行混频得到目标回波中频模拟信号，所述混频器23后的开关用来斩断脉冲，得到所需要的目标回波中频脉冲信号；滤波器24用来滤除带外噪声，改善信号质量。输入所述整形电路11的同步脉冲和通讯编码均由被测试脉冲压缩体制雷达提供，所述整形电路11用于对外部输入的同步脉冲和通讯编码进行整形，除掉信号上的毛刺，并改善脉冲信号；所述同步脉冲为基准脉冲，所述的同步脉冲和通讯编码经所述整形电路11输入所述FPGA 13，所述FPGA 13用于脉冲延时和模拟源逻辑时序控制，FPGA时钟等于被测试脉冲压缩体制雷达中频时钟。所述DSP 14用于模拟源通讯接口管理及整个模拟源所涉及的所有计算工作，所述DSP 14通过所述接口电路12与上位机(图1中未示)连接，所述DSP 14通过控制数据总线与所述FPGA 13连接。本实施例的包括以下步骤: FPGA 13对基准脉冲(即图1中的同步脉冲)进行延时粗调； 所述FPGA 13控制第二数控延时器16对经FPGA 13粗调的延时脉冲进行延时微调，形成DDS控制信号，控制目标回波中频模拟信号线性调频部分的延时；同时，所述FPGA 13对目标回波中频模拟信号线性调频部分的带宽进行调整； 所述FPGA 13控制第一数控延时器15对经FPGA 13粗调的延时脉冲进行延时微调，形成中频及微波开关信号和DDS扫频开关信号，按照时序要求截断目标回波中频模拟信号，实现目标回波中频脉冲信号的模拟。FPGA 13对数控延时器的控制只是达到了开关信号的细延时，如果不对目标回波中频模拟信号线性调频部分进行处理，那么线性调频部分就会由于开关信号的细延时而被截掉一部分，造成信号不完整，对线性调频部分进行处理就是FPGA 13根据细延时调整信号的带宽，达到保证信号完整的目的。针对雷达信号处理脉冲压缩的原理，只需要微调线性调频部分的起始频率就可以达到微调回波延时的效果。本实施例中，所述DSP 14采用TI公司主要用于工业控制的定点型32位DSP芯片TMS320F2812，该芯片系统时钟可达150MHz，并且具有丰富的逻辑接口，具备了 2个422接口，I个CAN接口，以及众多的GPIO管脚，非常适合于设备逻辑功能管理使用；所述FPGA13采用ALTERA公司的CYCL0NE-1I系列EP1C12芯片，FPGA内部脉冲延时功能主要完成了脉冲延时的粗调功能，FPGA采用IOOMHz系统时钟计数延时法完成延时功能，延时范围OniTlOOO μ s，延时精度10ns，固定延时120ns ;所述第一数控延时器15和第二数控延时器16均采用MC100EP195芯片，MC100EP195是一款ONSME公司的数控可编程延时芯片，主要用于数字时钟信号去抖、延时，该芯片最大输入时钟频率1.2GHz，10位数字控制，延时范围2.2ns?12.2ns,固定时延2.2ns,延时精度IOps0本专利技术大延时时间微调精度为10ps，微波雷达微波辐射信号单向模拟时对应距离精度为1.5mm，微波雷达微波信号回波模拟时对应距离精度为3mm，可以保证微波雷达IOmm测距精度要求。现有技术中脉冲压缩体制雷达目标模拟距离精度为米级，而本专利技术目标模拟距离精度为毫米级。【权利要求】1.一种，其特征在于，包括以下步骤: FPGA对基准脉冲进行延时粗调； 所述FPGA控制第二数控延时器对经FPGA粗调的延时脉冲进行延时微调，形成DDS控制信号，控制目标回波中频模拟信号线性调频部分的延时；同时，所述FPGA对目标回波中频模拟信号线性调频部分的带宽进行调整； 所述FPGA控制第一数控延时器对经FPGA粗调的延时脉冲进行延时微调，形成中频及微波开关信号和DDS扫频开关信号，按照时序要求截断目标回波中频模拟信号，实现目标回波中频脉冲信号的模拟。【文档编号】G01S7/40GK103529432SQ20本文档来自技高网...

【技术保护点】
一种脉冲压缩体制雷达目标距离超高精度模拟方法，其特征在于，包括以下步骤：FPGA对基准脉冲进行延时粗调；所述FPGA控制第二数控延时器对经FPGA?粗调的延时脉冲进行延时微调，形成DDS控制信号，控制目标回波中频模拟信号线性调频部分的延时；同时，所述FPGA对目标回波中频模拟信号线性调频部分的带宽进行调整；所述FPGA控制第一数控延时器对经FPGA粗调的延时脉冲进行延时微调，形成中频及微波开关信号和DDS扫频开关信号，按照时序要求截断目标回波中频模拟信号，实现目标回波中频脉冲信号的模拟。

【技术特征摘要】

【专利技术属性】
技术研发人员：邵晟，卢岩辉，李媛媛，刘莹，张琦，姜海卫，
申请(专利权)人：上海无线电设备研究所，
类型：发明
国别省市：