用于时钟源的微调电路制造技术

一种半导体微调电路，包括以并联方式与并联耦合NMOS器件相耦合的并联耦合PMOS器件，和附加的伪NMOS器件对。所述伪NMOS器件以并联方式与所述NMOS器件相耦合。一种用于内部时钟源的微调电路，由一组用于选择所述微调电路的一个或多个微调电容器的开关阵列组成。这样的阵列具有微小的漏电电流，并具备很好的微调线性。

【技术实现步骤摘要】
用于时钟源的微调电路
本专利技术涉及半导体装置，具体而言涉及适用于在微调电路中使用的半导体开关，尤其适用于如张弛振荡器的内部时钟源的频率调整。专利号为7,005,933的美国专利描述了一种已知的张弛振荡器电路。流经电容器的电流产生电容器电压，该电容器电压是斜坡电压。比较器将已知参考电压和该斜坡电压相比较，二者相等时，比较器切换以生成时钟信号。为了使振荡器有效运行，该电路必须具备用于生成电容器电压的适当规格的电容器。由于制造工艺使得电容器在其特性方面经常有变化。这种变化可以通过使用数字控制的微调元件来补偿。这些微调元件是共同操作以产生总电流的电流源，其用于控制总电流值，总电流值被提供给用于产生电容器电压的电容器，从而补偿电容器的一切由工艺产生的变化。专利公开号为2009/0072804的美国专利描述了一个微调电路的例子。微调电路提供微调电压。微调电压由外部电压通过使用多个开关有选择地接通或断开多个电阻器中的一个或多个来产生，该多个开关由P-N对传输门组成。这些开关由解码器来控制。专利号为7,956,679的美国专利描述了具有电压微调的电路的另一例子，其同样使用了成对的晶体管开关。每个开关由二进制微调代码的一个微调位来控制。特定数目的晶体管可根据用于晶体管栅极的特定微调代码来切换。专利号为6,317,069的美国专利描述了MOS器件的二进制加权晶体管阵列。这些器件提供开关功能并且根据相关二进制位输入的值可以在任何时候被使能。半导体技术已经发展到使用下至90nm的亚微米几何尺寸或者更小。这一技术使得复杂功能集成到更小的区域内，更进一步地，亚微米器件的使用提供了更快的切换次数。但是由于它们的晶体管沟道长度更短，由于亚阈值导通，电流甚至在备用(非切换)状态也继续流通。这种导通导致电流泄漏。尤其是对于低电压阈值(LVT)器件来说，即使在器件没有被使能时漏极电流都是明显的。明显的漏极电流导致明显的电流泄漏。当LVT器件用在内部时钟源(如上文描述的张弛振荡器)的微调开关中时，电流泄漏能够严重影响时钟的精准性。如果微调有效而精准的话，那么内部时钟源需要具有线性关系的微调代码。这样一来，具备能够线性微调内部时钟源的频率的微调电路将是有利的。附图说明通过参考详细的说明书和权利要求同时结合附图可以更全面地理解本专利技术的主题，附图中的附图标记指示权利要求中相似的元件。图1是与本专利技术实施例相关的可包含微调开关的内部时钟源的示意性电路图。图2、3和4是与本专利技术相关的以阵列排列的多个微调开关的示意图。具体实施方式下文的详细说明在本质上几平为说明性的，并且不限于所述主题的实施例或这些实施例的应用或使用。术语“典型的”在此使用表示作为一个例子、实例或说明。作为典型在这里描述的任何实现都不必理解为优选的或优于其他实现。进一步地，并非旨在受现有技术、
技术介绍
或下述描述中任何直接的或隐含的理论所制约。下面的描述涉及被“连接”或“耦合”在一起的电路元件。在此使用的术语“连接”或“耦合”表示一个元件被连接到另一元件，“或与另一元件通信”，该连接不必是机械的。这样，尽管图中所示的结构描述了元件的一种示例性布置，另外的介于其中的元件、器件、特征或组件也可在所描述的主题的实施例中呈现。为了简洁起见，不在此介绍涉及系统功能方面的传统技术。进一步的，这里所包含的不同附图中显示的连接线旨在展示示例性功能关系和/或各个元件之间的物理耦合。需要注意的是，所述主题的实施例也可展现多种替换的或额外的功能关系或物理连接。此外，仅作参考目的，下面的介绍中可使用某些术语，这些术语并非限制性的，并且除在非上下文中明确指出，术语第一、第二以及涉及结构的其他数字术语并不表示序列或顺序。按照本专利技术的一个方面，提供了一种包含至少一个PMOS器件的半导体开关，该PMOS器件与至少一个NMOS器件并联耦合。一个或多个此类开关可被布置为形成微调开关阵列。阵列中的每个开关都可由微调代码的一个位来控制。优选地，包含阵列开关的PMOS器件为二进制加权的，以使得微调位“0”所控制的开关中PMOS器件的数目就是1(1)，微调位“1”所控制的开关中的PMOS器件的数目就是2(2)，微调位“2”所控制的开关中的PMOS器件的数目就是4(4)，微调位“3”所控制的开关中的PMOS器件的数目就是8(8)，以此类推。优选地，执行切换功能的阵列中的NMOS器件不是二进制加权的。在一个实施例中，微调位“0”控制的开关包含一个(1)开关NMOS器件，而所有其它微调位控制的开关包含两个(2)开关NMOS器件。因此，例如，对于一个九个(9)开关的阵列(由9个微调位控制)来说，开关NMOS器件的数目就从511个(如果应用了二进制加权的话)减少到17个。减少微调开关阵列中开关NMOS器件的数目明显减小了电流泄漏，因为已经发现NMOS器件，而非PMOS器件，是电流泄漏的主要诱因。特别是ROFF(断开电阻)漏电性能通过减少NMOS器件的数目得到了明显的改善。在一些实施例中，伪NMOS器件可以连接在开关NMOS器件的两端。这些伪NMOS器件可以包含一个或多个NMOS器件中的一对NMOS器件。每一对中器件的数目取决于它们在微调开关阵列中是如何布置的。伪NMOS器件用于消除开关NMOS器件中非二进制加权的寄生电容的影响。这一措施保护了微调线性。优选地，开关NMOS器件在操作中被设置为断开状态。这意味着即使开关NMOS器件本身不是二进制加权的，但是开关的导通电阻(RON)将是二进制加权的。并且，优选地，在微调开关中使用高电压阈值而非低电压阈值的NMOS器件来进一步减少电流泄漏。本专利技术提供了线性电容、电阻或具有微小电流泄漏以及甚至在高操作温度下仍保持微小电流泄漏的充电电流微调。这对于对内部时钟源的频率进行微调来说是理想的。并且，可以不用增加微调开关块的尺寸而实现这些优点。按照本专利技术进一步的方面，微调开关包含2N个与两个开关NMOS器件并联耦合的PMOS器件，这两个开关NMOS器件依次与一对伪NMOS器件相耦合，每对伪NMOS器件包含2N-1-1个NMOS器件，其中N是大于等于2的整数。现在参考图1，例如，显示了一个适用于微控制器的内部时钟源。电压参考块100分别连接到第一和第二比较器101和102的第一输入端，并在这两个输入端处提供参考电压Vref。第一和第二比较器101、102的输出端分别连接到锁存器103的S和R输入端。第一电流源104连接到具有固定值Cfix的电容器105以及第二比较器102的第二输入端。第二比较器的输出端提供固定值Tfix，它是锁存器103的R(复位)输入端的输入。第二电流源106连接到第一比较器101的第二输入端，并且通过微调时钟107连接到微调电容器阵列C1-Cn。微调时钟107包含微调开关阵列S1-Sn。微调时钟107还包含携带外部生成的微调代码的微调总线108。通常，微调总线由寄存器(未示出)以现有方式控制。S1-Sn中的每个开关接收微调代码的一个特定位。第一比较器101的输出端提供微调值Ttrim，它是锁存器103的S(设置)输入端的输入。锁存器103的输出通过第一线路109连接到第一FET110的栅极，第一FET110的漏极连接到第二电流源106。锁存器103的输出还通过第二线路11本文档来自技高网...

【技术保护点】
一种用于时钟源的微调电路，包括：多个开关，其中每个开关由微调信号的一个位来控制；多个微调电容器，其分别以串联方式与所述多个开关相连接，其中所述多个开关包括第一开关，包含以并联方式与NMOS器件相连接的PMOS器件，其中所述微调信号的最低有效位连接到所述PMOS器件和NMOS器件的栅极，第二开关，包含以并联方式互相连接的两个PMOS器件，以及以并联方式互相连接的两个NMOS器件，其中所述两个PMOS器件以并联方式与所述两个NMOS器件连接，并且其中所述微调信号的第二位连接到所述两个NMOS器件和所述两个PMOS器件的栅极；以及第三开关，包含以并联方式互相连接的两个NMOS器件，以及以并联方式互相连接的四个PMOS器件，其中所述两个NMOS器件以并联方式与所述四个PMOS器件连接，其中所述微调信号的第三位连接到所述四个PMOS器件和所述两个NMOS器件的栅极。

【技术特征摘要】
1.一种用于时钟源的微调电路，包括：多个开关，其中每个开关由微调信号的一个位来控制；多个微调电容器，其分别以串联方式与所述多个开关相连接，其中所述多个开关包括第一开关，包含以并联方式与NMOS器件相连接的PMOS器件，其中所述微调信号的最低有效位连接到所述PMOS器件和NMOS器件的栅极，第二开关，包含以并联方式互相连接的两个PMOS器件，以及以并联方式互相连接的两个NMOS器件，其中所述两个PMOS器件以并联方式与所述两个NMOS器件连接，并且其中所述微调信号的第二位连接到所述两个NMOS器件和所述两个PMOS器件的栅极；以及第三开关，包含以并联方式互相连接的两个NMOS器件，以及以并联方式互相连接的四个PMOS器件，其中所述两个NMOS器件以并联方式与所述四个PMOS器件连接，其中所述微调信号的第三位连接到所述四个PMOS器件和所述两个NMOS器件的栅极。2.如权利要求1所述的微调电路，还包括连接在所述微调信号的输入端和每个开关的PMOS器件的栅极之间的反相器。3.如权利要求1所述的微调电路，还包括一对连接到所述第三开关的NMOS器件的伪NMOS器件，其中每个所述伪NMOS器件的栅极都连接到所述第三开关的两个NMOS器件的栅极。4.如权利要求3所述的微调电路，还包括一个或多个附加开关，每个附加开关能够由所述微调信号的一个相应的附加位所控制，其中每个附加开关包括2N个以并联方式与两个开关NMOS器件相耦合的PMOS器件，而所述开关NMOS器件与一对伪NMOS器件相耦合，每个所述伪NMOS器件对包含2N-1-1个NMOS器件，其中N是控制所述每个附加开关的微调位的数目。5.如权利要求1所述的微调电路，其中所述NMOS器件是高电压阈值器件。6.一种用于给时钟源提供微调信号的微调开关阵列，该微调开关阵列包括：至少三个开关，其中每个开关能够由包括至少三个位“0”，“1”，“2”的二进制微调代码中的一个位来控制，其中所述至少三个开关中的第一开关能够由所述二进制微调代码的位“0”来控制，并且其中每个开关包含一个以并联方式与一个开关NMOS器件相耦合的PMOS器件，所述至少三个开关中的第二开关能够由所述二进制微调代码的位“1”来控制，并且包含两个以并联方式与两个开关NMOS器件相耦合的PMOS器件，并且所述至少三个开关中的第三开关能够由所述二进制微调代码的位“2”来控制，且包含四个以并联方式与两个NMOS开关器件相耦合的PMOS器件，而所述两个NMOS开关器件与一对伪NMOS器件相耦合，其中每个开关的NMOS器件与PMOS器件的栅极分别连接到所述二进制微调代码的对应位。7.如权利要求6所述的微调开关阵列，还包括一个或多个附加开关，每个附加开关能够由所述微调代码的附加位“3...

【专利技术属性】
技术研发人员：徐秀强，金杰，张义忠，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：