模数转换器（ADC）和校正电路及其校正方法技术

本发明专利技术涉及模数转换器（ADC）和校正电路及其校正方法。根据本发明专利技术的ADC包括：ADC通道，以时间交织方式将模拟输入信号转换成数字输出信号；通道组合器，组合ADC通道分别输出的通道数字信号并且生成数字输出信号；自适应滤波器，设置在多个ADC通道中的一个处；以及校正电路，检测数字输出信号中的偏斜误差，根据偏斜误差生成自适应滤波器的系数用于将其设定在滤波器。根据偏斜误差，在第一设定中，校正电路设定系数，使得自适应滤波器相移至用于使通道数字信号的相位提前或延迟的一个方向，并且在第二设定中，校正电路设定系数，使得自适应滤波器相移至相反方向，并且设定将偏斜误差抑制到期望水平的系数。

【技术实现步骤摘要】
模数转换器(ADC)和校正电路及其校正方法
这里的实施例涉及一种模数转换器(ADC)和一种校正电路以及一种用于ADC的校正方法。
技术介绍
模数转换器(ADC)是一种将模拟输入信号转换成数字输出信号的电路。为了提高模数转换的采样频率，提出了时间交织ADC，其中设置多个ADC(ADC通道)并且多个ADC按时分方式依序将模拟输入信号转换成数字输出信号。在日本专利申请公开第2005-348156号和日本专利申请公开第2008-11189号中描述了时间交织ADC。时间交织ADC实现了高速操作。然而，当ADC的特性是不同的或者ADC操作时的定时之间的关系偏离时，信噪(S/N)比有时下降。作为一种校正ADC通道之间的误差的方法，提出了前台校准和后台校准。前者需要ADC的正常操作时间以外的用于校正的时间。另一方面，由于后者在ADC的正常操作期间执行校正，因此其在后台中校正由老化劣化、温度改变等引起的误差。在S.M.Jamal等人的“A10b120Msample/sTime-InterleavedAnalog-to-DigitalConverterWithDigitalBackgroundCalibration”,JSSC2002中描述了后台校准电路。在后台校准电路中，在以时间交织(时分)方式操作的多个ADC通道中的至少一个中设置自适应滤波器。基于通过对多个ADC通道的输出求和而获得的求和输出，计算自适应滤波器的系数。控制自适应滤波器的系数以抑制求和输出的乱真信号分量。因此，抑制了作为由时间交织的采样定时的偏离(偏斜)引起的误差(偏斜误差)的乱真信号分量(误差信号分量或镜像信号分量)。然而，当使用sinc函数替换delta函数作为自适应滤波器的系数时，只要以自适应滤波器的抽头精度来执行相移控制，所期望的相移控制即是可能的。然而，当以小于抽头精度的精度执行相移控制时，自适应滤波器的特性具有频率依赖性。因此，当模拟输入信号具有高频率时，由于频率依赖性，所期望的相移控制是困难的或者不可能的。
技术实现思路
因此，本专利技术的目的在于提供一种将用于校正偏斜误差的后台校准应用于甚至高频模拟输入信号的ADC以及一种用于ADC的校正电路。实施例的一个方面是一种模数转换器(以下称为ADC)，其以采样频率对模拟输入信号进行采样并且将模拟输入信号转换成数字输出信号，该ADC包括：多个ADC通道，被配置成以时间交织方式将模拟输入信号转换成数字输出信号；通道组合器，被配置成组合多个ADC通道分别输出的通道数字信号并且生成数字输出信号；自适应滤波器，设置在多个ADC通道中的至少一个的输出和通道组合器之间；以及校正电路，被配置成检测数字输出信号中包括的偏斜误差，根据偏斜误差生成自适应滤波器的系数，并且在自适应滤波器中设定系数，其中在第一设定中，校正电路根据偏斜误差来设定系数，使得自适应滤波器相移至用于使通道数字信号的相位提前或延迟的一个方向，并且在第二设定中，校正电路根据偏斜误差来设定系数，使得自适应滤波器相移至与该一个方向相反的方向，并且在自适应滤波器中设定将偏斜误差抑制到期望水平的系数。附图说明图1是图示时间交织类型ADC的示图。图2是图示频分采样时钟ΦA和ΦB的示例的示图。图3A至3C是图示偏斜误差的示图。图4是图示时间交织类型的ADC的示例的示图。图5A和5B是用于解释偏斜误差检测电路10的示图。图6是自适应滤波器7的电路图。图7A和7B是图示自适应滤波器的操作的示图。图8是图示sinc函数的波形的示图。图9是图示使用sinc函数的滤波器系数的自适应滤波器的操作的示图。图10是图示sinc函数h(n)的相移量(延迟量)FD不是整数的示例中的波形的示图。图11是图示转移函数的频率特性的示图。图12是图示微分值H’的特性的示图。图13是图示群延迟D(ω)的频率特性的示图。图14是图示群延迟特性D(ω)和频率特性H(ω)的具体波形示例的示图。图15A和15B是图示群延迟D(ω)的频率特性以及设定sinc函数的系数的自适应滤波器的偏斜校正控制的示图。图16A和16B是图示当输入信号具有高频率时执行的偏斜校正控制的问题的示图。图17是用于解释该实施例中的第一偏斜校正方法的示图。图18是用于解释该实施例中的第二偏斜校正方法的示图。图19是第一实施例中的时间交织ADC的配置图。图20是用于解释图19中所示的时间交织ADC的偏斜校正电路20的操作的流程图。图21是第二实施例中的时间交织ADC的配置图。图22是用于解释图21中所示的时间交织ADC的偏斜校正电路20的操作的流程图。具体实施方式图1是图示时间交织类型ADC的示图。时间交织类型ADC包括：多个(在图1中所示的示例中是2个)ADC通道100和200，其被配置成以时间交织方式将模拟输入信号A_IN转换成数字输出信号；以及通道组合器1，其被配置成组合多个ADC通道100和200分别输出的通道数字信号D1和D2以生成数字输出信号D_OUT。通道组合器1是例如加法器。模拟输入信号A_IN分别经由开关SW1和SW2被输入到ADC通道100和200。开关SW1和SW2与具有采样频率fs的采样时钟SCLK同步地以时间交织方式重复接通(ON)和断开(OFF)。在图1中所示的示例中，由于ADC包括两个ADC通道，因此开关SW1和SW2与具有频率fs/2的采样时钟ΦA和ΦB的上升沿(或下降沿)同步地接通，其中频率fs/2是通过对具有采样频率fs的采样时钟SCLK进行2分频(当通道数目为N时进行N分频)而获得的。开关SW1和SW2在采样时钟ΦA和ΦB处于H电平(或L电平)时分别将模拟输入信号A_IN输入到与其对应的ADC通道100和200。ADC通道100和200分别包括ADC电路并且将模拟输入信号A_IN转换成数字信号D1和D2。ADC通道中包括的ADC电路以频率fs/2的周期执行AD转换，即以采样频率fs的周期的两倍的周期2/fs执行AD转换，其中频率fs/2是通过对具有采样频率fs的采样时钟SCLK进行2分频而获得的。因此，ADC通道的ADC电路仅需以采样周期的两倍的周期执行AD转换。图2是图示频分采样时钟ΦA和ΦB的示例的示图。理想地，采样时钟ΦA的ON占空比是50％。然而，如图2中所示，当H电平的周期是1/fs+Δt/2并且L电平的周期是1/fs-Δt/2时，相位与采样时钟ΦA的相位相反的采样时钟ΦB的上升沿的定时比理想定时1/fs早-Δt/2。由于ADC的采样定时的这种偏离(偏斜)，在经AD转换的通道数字输出信号D1和D2中出现偏斜误差。图3A至3C是图示偏斜误差的示图。在图3A中图示了模拟输入信号fin。在图3B中示出了具有周期1/fs的采样定时以及由ADC通道100和200进行AD转换的数字输出信号D1、D2。作为一个示例，模拟输入信号A_IN是正弦波或余弦波。如图2中所示，当在这两个通道的采样定时之间存在偏斜Δt时，以偏离一个ADC通道的采样定时正中的定时的定时对另一ADC通道进行采样。结果，如图3B中所示，当以周期1/fs的采样定时观察这两个ADC通道的数字输出信号D1和D2时，数字输出信号D1和D2具有与偏斜Δt对应的相位差。在图3B中所示的示例中，ADC通道100侧的数字输出信号D1具有本文档来自技高网...

【技术保护点】
一种模数转换器ADC，其以采样频率对模拟输入信号进行采样并且将所述模拟输入信号转换成数字输出信号，所述ADC包括：多个ADC通道，被配置成以时间交织方式将所述模拟输入信号转换成所述数字输出信号；通道组合器，被配置成组合所述多个ADC通道分别输出的通道数字信号并且生成所述数字输出信号；自适应滤波器，设置在所述多个ADC通道中的至少一个的输出和所述通道组合器之间；以及校正电路，被配置成检测所述数字输出信号中包括的偏斜误差，根据所述偏斜误差生成所述自适应滤波器的系数，并且在所述自适应滤波器中设定所述系数，其中在第一设定中，所述校正电路根据所述偏斜误差来设定所述系数，使得所述自适应滤波器相移至用于使所述通道数字信号的相位提前或延迟的一个方向，并且在第二设定中，所述校正电路根据所述偏斜误差来设定所述系数，使得所述自适应滤波器相移至与所述一个方向相反的方向，并且在所述自适应滤波器中设定将所述偏斜误差抑制到期望水平的系数。

【技术特征摘要】
2012.03.13 JP 2012-0554891.一种模数转换器，其以采样频率对模拟输入信号进行采样并且将所述模拟输入信号转换成数字输出信号，所述模数转换器包括：多个模数转换器通道，被配置成以时间交织方式将所述模拟输入信号转换成所述数字输出信号；通道组合器，被配置成组合所述多个模数转换器通道分别输出的通道数字信号并且生成所述数字输出信号；自适应滤波器，设置在所述多个模数转换器通道中的至少一个的输出和所述通道组合器之间，所述自适应滤波器包括：被配置成与时钟同步地依次锁存所述通道数字信号的多个延迟锁存电路，被配置成使所述多个延迟锁存电路的输入或输出的信号分别乘以系数的多个乘法器，以及被配置成对所述乘法器的输出求和的加法器；以及校正电路，被配置成检测所述数字输出信号中包括的偏斜误差，根据所述偏斜误差基于sinc函数生成所述自适应滤波器的系数，并且在所述自适应滤波器中设定所述系数，其中在第一设定中，所述校正电路重复检测所述偏斜误差，根据所述偏斜误差来生成所述系数，使得所述自适应滤波器相移至用于使所述通道数字信号的相位提前或延迟的一个方向，并且将所生成的系数设定在所述自适应滤波器中，在第二设定中，所述校正电路重复检测所述偏斜误差，根据所述偏斜误差来生成所述系数，使得所述自适应滤波器相移至与所述一个方向相反的方向，并且将所生成的系数设定在所述自适应滤波器中，并且所述校正电路在所述自适应滤波器中设定将所述偏斜误差抑制到期望水平的系数。2.根据权利要求1所述的模数转换器，其中当与所述系数对应的相移量达到所述第一设定中的上限值时，所述校正电路在所述第二设定中设定所述系数。3.根据权利要求2所述的模数转换器，其中当与所述系数对应的相移量达到所述第二设定中的上限值时，所述校正电路进一步执行第三设定，直到将所述偏斜误差控制到所述期望水平，所述第三设定用于执行在使所述自适应滤波器的阶数减少之后通过所述第二设定进行的所述系数的设定。4.根据权利要求1所述的模数转换器，其中当所述通道数字信号或所述数字输出信号的频率低于参考频率时，所述校正电路执行通过所述第一设定进行的所述系数的设定，并且当所述通道数字信号或所述数字输出信号的频率等于或高于所述参考频率时，所述校正电路执行通过所述第二设定进行的所述系数的设定。5.根据权利要求4所述的模数转换器，其中当与所述系数对应的相移量达到所述第二设定中的上限值时，所述校正电路进一步执行第三设定，直到将所述偏斜误差控制到所述期望水平，所述第三设定用于执行在使所述自适应滤波器的阶数减少之后通过所述第二设定进行的所述系数的设定。6.根据权利要求2所述的模数转换器，其中所述校正电路生成所述多个系数以便根据所述相移量使所述sinc函数的相位移位。7.根据权利要求1所述的模数转换器，其中所述校正电路将所述多个系数的一部分设定为零以减少所述自适应滤波器的阶数。8.根据权利要求1所述的模数转换器，其中所述校正电路包括偏斜误差检测电路，其被配置成检测所述数字输出信号中包括的偏斜误差，以及所述校正电路根据所述偏斜误差的极性来确定相移方向并且根据所述偏斜误差的幅值来确定相移量。9.根据权利要求8所述的模数转换器，其中所述校正电路进一步包括状态控制电路，其被配置成监控所述偏斜误差并且控制多种设定之间的转变。10.一种用于模数转换器的校正电路，所述模数转换器以采样频率对模拟输入信号进行采样并且将所述模拟输入信号转换成数字输出信号，所述模数转换器具有：多个模数转换器通道，被配置成以时间交织方式将所述模拟输入信号转换成所述数字输出信号；通道组合器，被配置成组合所述多个模数转换器通道分别输出的通道数字信号并且生成所述数字输出信号；以及自适应滤波器，设置在所述多个模数转换器通道中的至少一个的输出和所述通道组合器之间，所述自适应滤波器包括：被配置成与时钟同步地依次锁存所述通道数字信号的多个延迟锁存电路，被配置成使所述多个延迟锁存电路的输入或输出的信号分别乘以系数的多个乘法器，以及被配置成对所述乘法器的输出求和的加法器，所述校正电路包括：偏斜误差检测电路，被配置成检测所述数字输出信号中包括的偏斜误差；以及系数计算...

【专利技术属性】
技术研发人员：野崎刚，
申请(专利权)人：富士通半导体股份有限公司，
类型：发明
国别省市：