数模转换器DAC及其校准电路制造技术

本申请涉及一种数模转换器DAC以及其校准电路。所述DAC包括校准电路、电流型数字模拟转换单元、使能逻辑单元，它们两两相连，其中：校准单元，用于对DAC输入数字码进行校准，输出校准后的数字码给电流型数字模拟转换单元，以及输出校准完毕信号给使能逻辑单元；使能逻辑单元，用于根据所述校准完毕信号使能输出至电流型数字模拟转换单元的工作时钟；电流型数字模拟转换单元，用于根据所述校准后的数字码进行数字模拟转换。本申请通过调整数模转换器DAC的校准电路中的电流源阵列，对DAC输入数字码进行校准，能够实现高精度高速DAC。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本申请涉及数模信号转换领域，具体来说，涉及数模转换器DAC及其校准电路。
技术介绍
传统的DAC校准电路如图1所示。其具体工作原理如下所述:0ΤΑ (跨导放大器)的输入端分别连接到两个匹配的电阻R2和Rl的两端。流经电阻R2的电流为最低位LSB(最低有效位)电流，该电流作为基准电流用于校正其他电流源单元的电流。流经电阻Rl的电流为待校正的电流源，其中电流源的个数有DAC的结构和位数来决定。OTA比较Vl和V2两点的电压值，其输出端输出电压接到PID控制器的输入端，PID (比例积分微分)控制器的输出端调节电流源电流的大小，当OTA的输出电压小于系统设定的电压误差时，PID控制器控制开关阵列进入到下一个电流源单元的校准，该校准过程持续到除了最低位LSB电流源之外的所有电流源单元校准过程结束。校准过程中OTA输出电压满足下式时，当前电流源单元的校准过程结束:Av0X (IX R1-1lsb X R2) < Δ V这种电路有两个最主要引起比较误差的地方:1.Rl和R2本身有匹配误差；2.比较器本身的直流偏差(DC offset)。上述缺陷导致难以 实现高精度高速DAC。
技术实现思路
针对现有技术中的缺陷，本申请的目的是，提供一种数模转换器DAC以及其校准电路。在第一方面，本技术实施例提供一种数模转换器DAC中的校准电路，所述校准电路包括电流源阵列、开关阵列、充放电单元、比较器，以及数字校准算法单元，所述电流源阵列、开关阵列、充放电单元、比较器，以及数字校准算法单元依次顺序相连，其中:数字校准算法单元，用于接收的需要进行校准的数字码；电流源阵列，用于根据所述校准后的数字码输出相应的电流，经所述开关阵列对所述充放电单元进行充电，将所述充放电单元累积的充电电压输出至所述比较器；比较器，用于将所述充放电单元累积的充电电压与基准电压进行比较，根据比较结果控制开关阵列，并将比较结果输出至所述数字校准算法单元；所述数字校准算法单元，还用于根据所述比较结果计算误差，并根据所述误差对需要进行校准的数字码进行校准，将校准后的数字码输出至电流源阵列。优选地，所述电流源阵列包括本征电流源阵列、用于校准的电流源阵列，所述校准后的数字码包括用于输入所述本征电流源阵列的第一数字码、用于输入用于校准的电流源阵列的第二数字码。优选地，所述比较器是通过运算放大器来实现的比较器。优选地,所述充放电单元包括电容。在第二方面，本技术实施例提供一种数模转换器DAC，所述DAC包括如第一方面的校准电路，以及电流型数字模拟转换单元、使能逻辑单元，所述校准电路、电流型数字模拟转换单元，以及使能逻辑单元两两相连，其中:校准单元，还用于输出校准完毕信号给使能逻辑单元；使能逻辑单元，用于根据所述校准完毕信号使能输出至电流型数字模拟转换单元的工作时钟；电流型数字模拟转换单元，用于根据校准单元发送的校准后的数字码以及所述工作时钟进行数字模拟转换。本申请通过调整数模转换器DAC的校准电路中的电流源阵列，对DAC输入数字码进行校准，能够实现高精度高速DAC。附图说明图1是现有技术的校准电路结构示意图；图2是本技术实施例的DAC电路系统示意图；图3是本技术实施例的DAC中校准单元电路系统示意图；图4是本技术实施例DAC中校准单元的数字校准算法单元示意图；图5是本技术实施例DAC中电流源阵列的改动示意图；图6是本技术实施例涉及的DAC输入数字码的校准算法示意图。具体实施方式鉴于现有数模转换技术存在的问题，考虑调整数模转换器DAC的校准电路中的电流源阵列，对DAC输入数字码进行校准，从而实现高精度高速DAC。下面通过结合附图，通过具体实施例，对本技术的技术方案做进一步的详细描述，以便本领域人员更好地了解本技术的原理和具体实施细节。要说明的是，所展示的具体实施例是为了便于本领域人员更好理解本技术，不构成对本技术的任何限制。实现本技术的最佳实施例下面详细描述本技术最佳实施方案。现有DAC校准电路中，随着DAC位数的不断增加，最低位LSB电流源单元的电流不断变小，该缺陷使得这种校准电路不能应用到高精度的DAC中。据此，本技术实施例提出一种新的校准电路，可以有效地消除上述电路的两个缺点，因而可以应用到高精度的DAC的校准中。本技术的校准电路结构框图如图2所示，本技术的DAC电路系统包含校准单元，在校准单元校准完毕之前DAC的时钟始终被校准电路禁止，校准单元对输入的数字码进行预处理，假设输入为N+1位的数字码，校准单元输出的数字码包含两部分码值Dl' [N:0]和D2' [M:0]，其中数字码Dl' [N:0]输入给传统意义上的DAC电流源单元(可能为分段编码，即二进制编码和温度计编码；也可能为全二进制编码)；数字码D2' [M:0]输入给校准单元对应的理想的电流源阵列。数字码Dl' [N:0]和D2' [M:0]作为新的数字码值代替原码值D[N:0]输入给电流型DAC，从而实现高精度高速DAC的校准方案。本技术实施例中，DAC中校准单元及其内部数字校准算法单元的电路系统框图如图3和图4所示。该校准电路的基本工作原理如下所述:电路初始化阶段计数器和存储器单元初始化为O。校准电路首先选中最低位LSB电流源单元对电容C充电，电容C接到比较器的一个输入端(电路中所示为正向输入端)，比较器的另一端接参考电平Vref，比较器的输出连接数字校准算法模块。当比较器的输出由低变高时，存储器存储此时计数器所记的数字码，用于后续的误差码的计算。比较器输出端电平跳变的同时，LSB电流源对电容C充电的开关SO断开，数字校准算法单元控制开关S对电容C放电，从而电容C上的存储电荷被置为零。到此为止最低位LSB电流源单元的数字码校准完毕。下一时刻，对应于2LSB电流源单元的开关SI闭合，从而2LSB电流源单元对电容C充电，同理和最低位LSB类似，当比较器的输出由低变高时，存储器存储此时计数器的数字码，用于后续误差码的计算。对电容C的放电过程和最低位LSB电流源单元的工作工程类似。该校正过程重复执行直至所有的电流源阵列都校准完毕。为完成新型DAC校准，需要对传统的电流源阵列进行调整。调整后的电流源阵列如图5所示。新型DAC的电流源阵列包含两部分，第一部分与传统的电流源阵列类似，称为本征电流源阵列(可以是由全二进制组成的电流源阵列，也可以是由分段码值，即二进制码和温度计码两部分构成的电流源阵列)，该部分电流源阵列输入的数字码对应为校准单元的输出Dl' [N:0]数字码；第二部分为用于校准的电流源阵列，该电流源阵列的输入为校准单元的输出D2' [M:0]数字码。对DAC输入数字码的预处理过程如图6所示。首先估算输入N+1的数字码的最大误差范围，然后根据校准单元中存储器中存储的数字码对误差码进行归一化，如下式所示:本文档来自技高网...

【技术保护点】
一种数模转换器DAC中的校准电路,其特征在于，所述校准电路包括电流源阵列、开关阵列、充放电单元、比较器，以及数字校准算法单元，所述电流源阵列、开关阵列、充放电单元、比较器，以及数字校准算法单元依次顺序相连，其特征在于：数字校准算法单元，用于接收的需要进行校准的数字码；电流源阵列，用于根据所述校准后的数字码输出相应的电流，经所述开关阵列对所述充放电单元进行充电，将所述充放电单元累积的充电电压输出至所述比较器；比较器，用于将所述充放电单元累积的充电电压与基准电压进行比较，根据比较结果控制开关阵列，并将比较结果输出至所述数字校准算法单元；所述数字校准算法单元，还用于根据所述比较结果计算误差，并根据所述误差对需要进行校准的数字码进行校准，将校准后的数字码输出至电流源阵列。

【技术特征摘要】
1.一种数模转换器DAC中的校准电路，其特征在于，所述校准电路包括电流源阵列、开关阵列、充放电单元、比较器，以及数字校准算法单元，所述电流源阵列、开关阵列、充放电单元、比较器，以及数字校准算法单元依次顺序相连，其特征在于: 数字校准算法单元，用于接收的需要进行校准的数字码； 电流源阵列，用于根据所述校准后的数字码输出相应的电流，经所述开关阵列对所述充放电单元进行充电，将所述充放电单元累积的充电电压输出至所述比较器； 比较器，用于将所述充放电单元累积的充电电压与基准电压进行比较，根据比较结果控制开关阵列，并 将比较结果输出至所述数字校准算法单元； 所述数字校准算法单元，还用于根据所述比较结果计算误差，并根据所述误差对需要进行校准的数字码进行校准，将校准后的数字码输出至电流源阵列。2.根据权利要求1所述的校准电路，其特征在于...

【专利技术属性】
技术研发人员：孙明，张卫新，朱偱宇，
申请(专利权)人：英特格灵芯片天津有限公司，
类型：实用新型
国别省市：