本发明专利技术公开了一种基于FPGA芯片的PCI-E的高速密码卡，属于信息安全领域，该密码卡包括FPGA芯片、SM1密码算法芯片、FPGA配置芯片、晶体振荡器、电源芯片1、电源芯片2、电源芯片3、程序下载口K1、程序调试口K2、PCI-E总线；FPGA芯片内部包括PCI-EIP硬核、状态机、双端口RAM，PCI-EIP硬核与物理的PCI-E总线相连，状态机与SM1密码算法芯片相连实现数据的交互，双端口RAM连接FPGA配置芯片；晶体振荡器与FPGA芯片相连。本发明专利技术的一种基于FPGA芯片的PCI-E的高速密码卡和现有技术相比，有效的解决网络中数据安全的问题，提供高效的防伪措施。
【技术实现步骤摘要】
本专利技术涉及一种信息安全领域，具体地说是一种基于FPGA芯片的PC1-E的高速密码卡。
技术介绍
随着计算机网络技术的快速发展，人们对网络环境和网络信息资源的依赖程度日渐加深。近年来，网络信息安全的问题日渐严重，计算机犯罪案件数量急剧上升，已经成为普遍的国际性问题。网络信息安全问题的根源一方面来自网络自身的安全缺陷，如网络协议的不安全和业务的不安全；另一方面是人为的因素，例如因管理不善导致的黑客攻击。计算机网络已经成为当；今信息化社会发展的重要保证，网络信息安全关系到国家主权的安全、社会的稳定，关系到公私财物和个人隐私的安全。正是由于网络信息安全问题的存在，所以大量网络中存储和传输的重要数据需要得到有效的保护。
技术实现思路
本专利技术的技术任务是提供一种有效的解决网络中数据安全的问题，提供高效的防伪措施的一种基于FPGA芯片的PC1-E的高速密码卡。本专利技术的技术任务是按以下方式实现的，该密码卡包括FPGA芯片、SMl密码算法芯片、FPGA配置芯片、晶体振荡器、电源芯片1、电源芯片2、电源芯片3、程序下载口 K1、程序调试口 K2、PC1-E总线；FPGA芯片内部包括PC1-E IP硬核、状态机、双端口 RAM，PC1-EIP硬核与物理的PC1-E总线相连，状态机与SMl密码算法芯片相连实现数据的交互，双端口 RAM连接FPGA配置芯片，通过FPGA配置芯片实现配置程序与数据的存储；晶体振荡器与FPGA芯片相连并提供工作时·钟频率给FPGA芯片的应用层，且晶体振荡器通过FPGA芯片分频出时钟频率供给SMl密码算法芯片，作为SMl密码算法芯片的工作时钟频率；PC1-E总线的电压输出连接到电源芯片1，电源芯片I连接到电源芯片2及电源芯片3，电源芯片2连接FPGA芯片及SMl密码算法芯片，电源芯片3连接FPGA芯片内部的PC1-E IP硬核，程序下载口 Kl和程序调试接口 K2均与FPGA芯片连接。作为密码卡核心的FPGA芯片选用美国Altera公司Cyclone IV系列的EP4CGX30CF23C6型号芯片，FPGA芯片利用PC1-E IP硬核实现与PC1-E总线的连接，设置双端口 RAM实现配置程序与数据的存储，并利用可编程技术、通过状态机实现对SMl密码算法芯片的逻辑控制。EP4CGX30CF23C6型号芯片总引脚数为484，BGA封装，可利用的I/O管脚为307个，内含29440个LE，135KB的片内RAM，80个18X 18的乘法器，4个高速串行收发器和I个PC1-E 硬核 IP。SMl密码算法芯片为SSX30-D型号芯片。国家密码管理局推荐的SSX30-D型号芯片为高性能分组密码算法芯片，实现SMl对称密码算法。该分组密码算法的分组长度为128比特，密钥长度为128比特。该SSX30-D型号芯片具有电子密本模式(ECB)、分组连接模式(CBC)以及单总线、双总线两种工作方式。SSX30-D型号芯片内部具有高速流水线，使数据输入、运算、数据输出并行进行，在电子密本模式双总线工作方式下加解密速率最高可达1.4Gbps。SSX30-D型号芯片安全性高，能有效保证用户进行交易时数据的安全性。FPGA配置芯片采用Altera公司的EPCS128型号芯片，FPGA配置芯片用来存储配置程序，FPGA配置芯片与FPGA芯片相连，每次上电后FPGA芯片需要读取FPGA配置芯片里的配置程序进行密码卡的配置与初始化。EPCS128型号芯片其容量为16MB，flash结构。晶体振荡器采用IOOMHz的有源晶体振荡器，晶体振荡器与FPGA芯片相连，FPGA芯片通过自身内部的锁相环倍频出125MHz时钟频率作为FPGA芯片的应用层的工作时钟频率，FPGA芯片通过自身内部的锁相环分频出20MHz时钟频率供给SMl密码算法芯片作为SMl密码算法芯片的工作时钟频率。电源芯片I采用美国Linear公司的LTM4602型号电源转换芯片，电源芯片I连接PC1-E总线，将PC1-E总线的12V电压转换为5V电压输出，供该密码卡使用。电源芯片2采用美国TI公司的TPS767D301型号电源转换芯片，将电源芯片I转换的5V电压转换为两路3.3V和2.5V电压，分别供给FPGA芯片的I/O引脚和锁相环引脚；另外3.3V电压也供给SMl密码算法芯片使用。电源芯片3采用美国TI公司的TPS54612PWP型号电源转换芯片，将电源芯片I转换的5V电压转换为1.2V电压，供FPGA芯片内部的PC1-E IP硬核使用。程序下载 接 口 Kl通过连接线连接到主机，将程序经FPGA芯片下载到FPGA配置芯片中。程序调试接口 K2为JTAG 口，通过连接线连接到主机，在该密码卡调试的过程中将程序下载至FPGA芯片中。在该密码卡调试的过程中，FPGA芯片内部自带的嵌入式逻辑分析仪SignalTap，可以在密码卡的显示器上清楚的显示各信号的时序波形，从而方便了程序的修改和调试。利用FPGA芯片的PC1-E IP硬核技术实现了 PC1-E总线的接口逻辑，并通过FPGA芯片的状态机控制SMl密码算法芯片片的高效运行，对数据快速处理 FPGA,英文全称Field — Programmable Gate Array,即现场可编程门阵列。FPGA芯片主要包括:可编程输入输出单元(Ι0Β)、基本可编程逻辑单元(CLB)、完整的时钟管理(DCM)、嵌入式块RAM (BRAM)、丰富的布线资源、内嵌的底层功能单元、嵌入式硬核。本专利技术的一种基于FPGA芯片的PC1-E的高速密码卡，主要用于信息安全领域的数据加解密操作，具有以下优点: 1、采用了国家密码管理局推荐的高安全性的密码算法芯片，因此数据很难被篡改，从而可以满足信息安全领域对数据进行安全防护的要求； 2、主要用于信息安全领域的数据加解密操作，实现了PC1-E总线的接口逻辑； 3、该密码卡具有速度快、效率高、功耗小的优点；因而，具有很好的推广使用价值。附图说明下面结合附图对本专利技术进一步说明。附图1为一种基于FPGA芯片的PC1-E的高速密码卡的结构框图。具体实施例方式参照说明书附图和具体实施例对本专利技术的一种基于FPGA芯片的PC1-E的高速密码卡作以下详细地说明。实施 例: 本专利技术的一种基于FPGA芯片的PC1-E的高速密码卡，该密码卡包括FPGA芯片、SMl密码算法芯片、FPGA配置芯片、晶体振荡器、电源芯片1、电源芯片2、电源芯片3、程序下载口 K1、程序调试口 K2、PC1-E总线；FPGA芯片内部包括PC1-E IP硬核、状态机、双端口 RAM，PC1-E IP硬核与物理的PC1-E总线相连，状态机与SMl密码算法芯片相连实现数据的交互，双端口 RAM连接FPGA配置芯片，通过FPGA配置芯片实现配置程序与数据的存储；晶体振荡器与FPGA芯片相连并提供工作时钟频率给FPGA芯片的应用层，且晶体振荡器通过FPGA芯片分频出时钟频率供给SMl密码算法芯片，作为SMl密码算法芯片的工作时钟频率；PC1-E总线的电压输出连接到电源芯片1，电源芯片I连接到电源芯片2及电源芯片3，电源芯片2连接FPGA芯片及SMl密码算法芯片，电源芯片3连接FPGA芯片内部的PC1-E IP硬核，程序下载口 Kl和程序本文档来自技高网...
【技术保护点】
一种基于FPGA芯片的PCI?E的高速密码卡，其特征在于该密码卡包括FPGA芯片、SM1密码算法芯片、FPGA配置芯片、晶体振荡器、电源芯片1、电源芯片2、电源芯片3、程序下载口K1、程序调试口K2、PCI?E总线；FPGA芯片内部包括PCI?E?IP硬核、状态机、双端口RAM，PCI?E?IP硬核与物理的PCI?E总线相连，状态机与SM1密码算法芯片相连实现数据的交互，双端口RAM连接FPGA配置芯片，通过FPGA配置芯片实现配置程序与数据的存储；晶体振荡器与FPGA芯片相连并提供工作时钟频率给FPGA芯片的应用层，且晶体振荡器通过FPGA芯片分频出时钟频率供给SM1密码算法芯片，作为SM1密码算法芯片的工作时钟频率；PCI?E总线的电压输出连接到电源芯片1，电源芯片1连接到电源芯片2及电源芯片3，电源芯片2连接FPGA芯片及SM1密码算法芯片，电源芯片3连接FPGA芯片内部的PCI?E?IP硬核，程序下载口K1和程序调试接口K2均与FPGA芯片连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：苏振宇，于飞，李前，
申请(专利权)人：浪潮集团有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。