一种应用于嵌入式系统中的数据传输系统技术方案

本实用新型专利技术公开了一种应用于嵌入式系统中的数据传输系统，该数据传输系统包括：外部数据存储装置以及中央处理装置，该外部数据存储装置与该中央处理装置之间通过四条数据线连接以传输数据，该中央处理装置中未设置有数据传输控制器。本实用新型专利技术的技术方案通过模拟总线传输的方式，实现了外部数据存储装置与中央处理装置的数据传输。同时，在未设置SDIO控制器的情况下，通过查表方式收集数据位进而进行校验，提高了数据收集的速度，保证了数据传输的正确性。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电子信息
，特别是涉及一种应用于嵌入式系统中的数据传输系统。
技术介绍
在现有技术中，如手机、MP3播放器、学习机等嵌入式系统在读取外部数据存储装置中的数据时，通常在CPU中设置有硬件形式的数据传输控制器，如此可提高数据传输以及收集还原的速度，保证正确性。但是，在某些具体应用中，CPU中并未设置有数据传输控制器，但是又需要设置外部数据存储装置，以实现二者之间的数据传输。如此则需要设计出一种在CPU中并未设置有数据传输控制器的前提下，实现中央处理装置与外部数据存储装置间的数据传输，且保证较高的实现速度以及传输准确率的技术方案，以满足更多的具体需求。
技术实现思路
本技术解决的技术问题在于，实现中央处理装置与外部数据存储装置间的数据传输。进一步的，实现中央处理装置对外部数据存储装置的数据的快速收集。特别是，在中央处理装置未设置有数据传输控制器的前提下，实现该数据传输。同时，保证数据传输的正确性。本技术公开了一种应用于嵌入式系统中的数据传输系统，该数据传输系统包括:·外部数据存储装置以及中央处理装置，该外部数据存储装置与该中央处理装置之间通过四条数据线连接以传输数据，该中央处理装置中未设置有数据传输控制器。该外部数据存储装置包括用于将所欲发送的数据字节的数据位按特定顺序分发到该四条数据线以进行传输，且为每条数据线所传输的数据计算一校验字的控制单元；该中央处理装置包括:用于存储所接收到的数据的存储单元；以及用于从所接收并还原的数据中识别出每条数据线所对应的数据位,并为每条数据线所接收的数据计算一验证字，并判断该校验字与该验证字是否匹配的处理单元。该外部数据存储装置包括SD卡。该控制单元为SD控制器。该SD卡还包括存储模块、被动元件、阵列管脚组以及金属触片组，该存储模块、被动元件以及阵列管脚组均与该SD控制器电连接，该金属触片组与该阵列管脚组电连接。该外部数据存储装置还包括SD卡座，用于插置该SD卡。该阵列管脚组至少包括数据线管脚和时钟线管脚。该金属触片组包括与该数据线管脚电连接的数据线触片，以及，与该时钟线管脚电连接的时钟线触片。该数据传输控制器为SDIO控制器。本技术实现了在中央处理装置未设置有数据传输控制器的前提下，中央处理装置与外部数据存储装置间的数据传输，保证了数据传输的正确性。附图说明图1所示为本技术的数据传输系统的结构示意图；图2所示为本技术的数据传输系统的结构示意图；图3所示为本技术的SD卡的结构示意图。具体实施方式参见图1所示为本技术的数据传输系统的结构示意图。数据传输系统100应用在嵌入式系统中。其包括外部数据存储装置I和中央处理装置2。外部数据存储装置I和中央处理装置2之间设置有四条数据线。且该中央处理装置2中未设置有数据传输控制器。存储于该外部数据存储装置I中的数据通过该四条数据线传输到该中央处理装置2。参见图2所示为本技术的数据传输系统的结构示意图。外部数据存储装置I进一步包括控制单元11，中央处理装置2进一步包括处理单元21和存储单元22。外部数据存储装置I存储有待发送的数据，该控制单元11将所欲发送的数据字节拆分为独立的数据位，并按特定顺序将这些数据位分发到该四条数据线以进行传输。传输结束后，控制单元11为每条数据线所传输的数据计算对应的校验字，并将每条数据线的校验字发送至中央处理装置2。中央处理装置2通过处理单元21对通过四条数据线所接收的数据位依照该特定顺序进行反向还原，并通过该存储单元22存储该还原后的数据。同时，处理单元21还从该还原后的数据中查表识别出每条数据线所对应的数据位，即识别出通过第一条数据线传输的是哪些数据位，通过第二条数据线传输的是哪些数据位，以此类推。随后，处理单元21为每条数据线所接收的数据位计算一验证字，并判断每条数据线的该校验字与该验证字是否匹配。如果匹配，说明此次数据传输成功，如果不匹配，说明此次数据传输出现错误，处理单元21将要求外部数据存储装置I重新发送。更为具体的,夕卜部数据存储装置I可为SD卡(secure digital card)，安全数码卡。控制单元11为SD控制器。参见图3所示为本技术的SD卡的结构示意图。SD卡包括SD控制器110存储模块120、被动元件130、阵列管脚组140以及金属触片组150，该存储模块120、被动元件130以及阵列管脚组140均与该SD控制器110电连接，该金属触片组150与该阵列管脚组140电连接。该存储模块120用于存储程序和数据。该存储模块120可为Nor Flash。该被动元件130包括电容、电阻等部件，用于对电源滤波，保证时钟稳定性等，为现有技术中的常用部件。该阵列管脚组140用于与外部设备进行数据传输，接收并执行SD控制器的命令。该金属触片组150用于实现外部设备与该SD卡的连接。该阵列管脚组140至少包括四个数据线管脚和时钟线管脚。而该金属触片组150至少包括四个与该数据线管脚电连接的数据线触片，以及，与该时钟线管脚电连接的时钟线触片。可见，外部数据存储装置I与中央处理装置2之间除通过四条数据线连接外，还连接有时钟线CLK。同时，该外部数据存储装置I还包括SD卡座，用于插置该SD卡。此时，该中央处理装置2中未设置有数据传输控制器，特别是未设置有SDIO控制器，即安全数据卡输入输出控制器。在数据传输时，SD控制器110将存储模块120中存储的待发送的数据字节进行拆分，拆分为独立的二进制数据位。这些数据位按照先低位后高位的顺序，被依次发送至该阵列管脚组140，以通过数据线触片发送至四条数据线，具体的，每个字节被拆分为8个数据位，从低位开始，每次一位，顺序且循环的向该四条数据线派发。根据实际需要，和实际传输数据的结构，也可以降字节差分为更多或更少的数据位。例如，在一个字节中，将第0位发送给第一数据线，将第I位发送给第二数据线，将第2位发送给第三数据线，将第3位发送给第四数据线。接下来，循环的将第4位发送给第一数据线，将第5位发送给第二数据线，将第6位发送给第三数据线，将第7位发送给第四数据线。每个字节均依照该规律发送。四条数据线上的数据同步传输，即，第0位至第3位的数据位在四条数据线上被同步的发送到该中央处理装置2 —侧，随后，第4位至第7位的数据位在四条数据线上被同步的发送到该中央处理装置2 —侧。在所有数据字节均发送完毕后，SD控制器110针对每条数据线所传输的全部数据，计算一个校验字，则针对四条数据线计算出四个校验字，例如校验字CRC1-CRC4，分别对应第一数据线至第四数据线。SD控制器110将每个该校验字通过对应的数据线发送至中央处理装置2。该校验为CRC校验。中央处理装置2将接收到的数据位参照发送时的特定顺序进行还原。当中央处理装置2每次同时接到四条数据线所分别传输的一个数据位时，即总共收到四个数据位，依第一数据线到第四数据线的顺序，将第一数据线所发送的数据位作为低位数据，将第四数据线所发送的数据位作为高位数据，中央处理装置2直接将四个数据位还原为一个十六进制的数据位，作为低位数据。随后，再次接收四条数据线所同时传输的数据位，同理进行还原，作为高位数据。则原始发送的一个字节8个数据位，对应了接收端的中央处理装置2所还原本文档来自技高网...

【技术保护点】
一种应用于嵌入式系统中的数据传输系统，其特征在于，该数据传输系统包括：?外部数据存储装置以及中央处理装置，该外部数据存储装置与该中央处理装置之间通过四条数据线连接以传输数据，该中央处理装置中未设置有数据传输控制器。

【技术特征摘要】

【专利技术属性】
技术研发人员：邓国强，
申请(专利权)人：美商威睿电通公司，
类型：实用新型
国别省市：