本发明专利技术公开了一种单芯片集成用硅基复合增强型光电探测器的制作方法，其步骤是：在P衬底上注入形成N阱和P阱，在N阱内制作环形栅PMOS结构（P阱包围N阱），或在P阱内制作环形栅NMOS结构（N阱包围P阱），在N阱和P阱之间形成侧向环形PN结光电二极管结构。本发明专利技术过程简单，操作方便。制作出的光电探测器结合了光栅晶体管噪声低、频谱响应范围宽，光电二极管指数型大电流的特点，实现高动态范围、高响应灵敏度、低噪声的光电探测。
【技术实现步骤摘要】
本专利技术涉及。
技术介绍
当前，广泛应用与市场的光电探测器件，尤其是紫外探测器件，它们普遍存在系统庞大、复杂，集成度低，功耗大，成本高等缺点。一般的光电探测系统电路由感光器件(或像素阵列)、放大电路、读出电路等共同实现，需要至少三块芯片组合才能完成整个功能，从而造成整个光电探测系统的庞大和复杂，功耗也很大。因此，在硅基衬底上同时将感光器件和CMOS信号处理、信号读出电路进行单芯片集成技术受到人们的热捧。随着微电子技术的从亚微米工艺向深亚微米和超深亚微米工艺方向发展，CMOS电路集成度越来越高，研制出具有高灵敏度、高集成度、低功耗、低成本及小型化的光电探测系统已成为可能。近十年来，光栅晶体管的研究也逐渐兴起来，尤其是作为光电器件在CMOS图像传感器像素电路方面的应用。可是光栅晶体管的致命缺陷是:栅极感光材料的反射系数、吸收系数都较大，同样存在光响应灵敏度低的问题。针对光栅晶体管一种载流子导电的缺陷，曾云教授等人曾提出一种双极MOS场效应晶体管器件，由于该器件具有电子、空穴两种载流子参与导电，器件既具有双极器件大电流、工作快的优点，又具有MOS器件压控特性带来的高动态范围、低噪声等优点。金湘亮教授将其优化为双极光栅晶体管，并成功运用于CMOS图像传感器中。但是，如何利用单 芯片集成来实现超高灵敏度，高动态范围，低噪声的光电探测仍是亟待解决的问题。
技术实现思路
为解决现有技术中的缺陷，本专利技术提供了一种提高器件的集成度并降低功耗的单芯片集成用硅基复合增强型光电探测器。本专利技术解决上述技术问题的解决方案是: ，其步骤为: 1)在P型硅衬底上生长形成氧化层，并在氧化层薄膜上淀积氮化硅层； 2)在晶圆上涂抹光刻胶，光刻定义中心N型阱区；干法刻蚀掉N型阱区上的氮化硅，注入磷离子形成中心N阱；去除光刻胶并对晶圆做退火处理； 3)晶圆退火时在其上随即形成环状P型阱离子注入的掩膜层，利用磷酸湿式刻蚀法去除掉氮化硅，对环形P型阱区进行硼离子注入，形成环形P阱并退火； 4)湿法刻蚀去除晶圆表面的掩膜层以及步骤I)中形成的氧化层，并再次在晶圆上生长形成氧化层；再次光刻N型阱区，利用光刻胶保护环形P阱，对N阱进行PMOS阈值电压调整注入； 5)去除N阱表面的氧化层，在晶圆上生长形成二氧化硅层作为电极氧化层； 6)在N阱表面沉积多晶硅，光刻并刻蚀多晶硅，光刻多晶硅栅电极图形，利用活性离子刻蚀多晶硅栅电极结构，同时去除表面光刻胶； 7)利用光刻胶形成PMOS源极和漏极区域，以及P阱的P+体区引出区域的屏蔽，进行硼离子重掺杂注入，形成PMOS的中心源极和环形漏极，以及P阱的P+体区引出极，之后去除光刻胶。步骤I)和4)中利用热氧化法生长形成出氧化层，步骤2)和6)中利用低压化学沉积技术进行沉积。步骤5)中将晶圆放入氢氟酸化学槽中去除N阱表面的氧化层。上述步骤中均利用硫酸溶液去除光刻胶。，其步骤为: 1)提供P型硅衬底，在P衬底上生长形成氧化层，并在氧化层薄膜上淀积氮化硅层； 2)在晶圆上涂抹光刻胶，光刻定义环形N型阱区；干法刻蚀掉N型阱区上的氮化硅，注入磷离子形成环形N阱；去除光刻胶并对晶圆做退火处理； 3)晶圆退火时在其上随即形成中心P型阱离子注入的掩膜层，利用磷酸湿式刻蚀法去除掉氮化硅，对中心P型阱区进行硼离子注入，形成中心P阱并退火； 4)湿法刻蚀去除晶圆表面的掩膜层以及步骤I)中形成的氧化层，并再次在晶圆上生长形成氧化层；再次光刻P型阱区，利用光刻胶保护环形N阱，对P阱进行NMOS阈值电压调整注入； 5)去除N阱表面的氧化层，在晶圆上生长形成二氧化硅层作为电极氧化层； 6)在N阱表面沉积多晶硅，光刻并刻蚀多晶硅，光刻多晶硅栅电极图形，利用活性离子刻蚀多晶硅栅电极结构，同时去除表面光刻胶； 7)利用光刻胶形成NMOS源极和漏极区域，以及N阱的N+体区引出区域的屏蔽，进行磷离子重掺杂注入，形成NMOS的中心源极和环形漏极，以及N阱的N+体区引出极，之后去除光刻胶。步骤I)和4)中利用热氧化法生长形成出氧化层薄膜，步骤2)和6)中利用低压化学沉积技术进行沉积。步骤5)中将晶圆放入氢氟酸化学槽中去除N阱表面的氧化层。上述步骤均利用硫酸溶液去除光刻胶。本专利技术的有益效果在于:制作简单、设计巧妙，完全与CMOS标准工艺兼容并能与后续的CMOS信号处理和读出电路进行单芯片集成，在紫外探测及微弱光信号检测方面潜在很大的应用价值。附图说明图1为本专利技术实施例1中的氧化层生长及氮化硅淀积步骤。图2为本专利技术实施例1中的中心N阱制作步骤。图3为本专利技术实施例1中的环形P阱制作步骤。图4为本专利技术实施例1中的PMOS阈值电压调整注入步骤。图5为本专利技术实施例1中的多晶硅淀积工艺步骤。图6为本专利技术实施例1中的环形多晶硅栅电极制作步骤。图7为本专利技术实施例1中的源漏极、P+体区引出极制作步骤。图8为本专利技术实施例2中的氧化层生长及氮化硅淀积步骤。图9为本专利技术实施例2中的环形N阱制作步骤。图10为本专利技术实施例2中的中心P阱制作步骤。图11为本专利技术实施例2中的NMOS阈值电压调整注入步骤。图12为本专利技术实施例2中的多晶硅淀积工艺步骤。图13为本专利技术实施例2中的环形多晶硅栅电极制作步骤。图14为本专利技术实施例2中的源漏极、N+体区引出极制作步骤。具体实施例方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图和实施例，对本专利技术进行进一步的详细说明，应当理解，此处描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。实施例1 环形栅PMOS结构光电探测器的制作步骤。参见图1，在P型硅衬底101上热氧化法生长一层二氧化硅薄膜102，减缓氮化硅与娃晶圆间的应力。在二氧化娃薄膜102上利用低压化学气相沉积(LPCVD)技术沉积一层氮化硅103，用来作为离子注入的掩膜板及后续工艺中定义N型阱的区域。参见图2，将光刻胶104涂在晶圆片上，利用光刻技术定义中心N型阱区100，干法刻蚀掉N型阱区100上的氮化硅103，注入磷离子形成中心N阱105，利用硫酸溶液去除光刻胶104并对晶圆做退火处理。参见图3，在执行图2步骤中的晶圆退火时，随即形成一层环状P型阱离子注入的掩膜层，也即厚的二氧化硅层106，随后利用磷酸湿式刻蚀法去除掉氮化硅103。如图3所示，对环形P型阱区120进行硼离子注入，形成环形P阱107并退火。参见图4，湿法刻蚀去除图3中晶圆表面的二氧化硅102和106，利用热氧化法在晶圆上形成一层薄的氧化层108，再次光刻N型阱区100，利用光刻胶104保护环形P阱107，对N阱105进行PMOS阈值电压调整注入。参见图5，执行完图4步骤之后，将晶圆放入氢氟酸化学槽中，去除晶圆表面氧化层108，并在晶圆上重新生长一层高品质二氧化硅薄膜109作为电极氧化层。利用低压化学气相沉积(LPCVD)技术在晶圆表面沉积多晶硅110。参见图6，涂抹光刻胶104在晶圆上，光刻多晶硅栅电极图形，利用活性离子刻蚀多晶娃栅电极结构111，同时去除表面光刻胶。参见图7，利用光刻胶104形成PMOS源极和漏极区域，以及P阱的P+体区引出区域的屏蔽，进行硼离子重掺杂注入，形成PMOS的中心源极113和环形漏极114，以及P阱的P+体区引出极112，之后去除光刻胶104本文档来自技高网...
【技术保护点】
一种单芯片集成用硅基复合增强型光电探测器的制作方法，其步骤为：1）在P型硅衬底上生长形成氧化层，并在氧化层薄膜上淀积氮化硅层；2）在晶圆上涂抹光刻胶，光刻定义中心N型阱区；干法刻蚀掉N型阱区上的氮化硅，注入磷离子形成中心N阱；去除光刻胶并对晶圆做退火处理；3）晶圆退火时在其上随即形成环状P型阱离子注入的掩膜层，利用磷酸湿式刻蚀法去除掉氮化硅，对环形P型阱区进行硼离子注入，形成环形P阱并退火；4）湿法刻蚀去除晶圆表面的掩膜层以及步骤1）中形成的氧化层，并再次在晶圆上生长形成氧化层；?再次光刻N型阱区，利用光刻胶保护环形P阱，对N阱进行PMOS阈值电压调整注入；5）去除N阱表面的氧化层，在晶圆上生长形成二氧化硅层作为电极氧化层；6）在N阱表面沉积多晶硅，光刻并刻蚀多晶硅，光刻多晶硅栅电极图形，利用活性离子刻蚀多晶硅栅电极结构，同时去除表面光刻胶；7）利用光刻胶形成PMOS源极和漏极区域，以及P阱的P+体区引出区域的屏蔽，进行硼离子重掺杂注入，形成PMOS的中心源极和环形漏极，以及P阱的P+体区引出极，之后去除光刻胶。
【技术特征摘要】
【专利技术属性】
技术研发人员：金湘亮，陈长平，
申请(专利权)人：湘潭大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。