用于生成斜坡信号的全集成电路制造技术

本发明专利技术涉及用于生成斜坡信号的全集成电路。一种全集成斜坡发生器电路包括第一电流发生器，该第一电流发生器通过第一晶体管向第一电容器提供电流，该第一晶体管由周期信号的互补信号进行栅极控制。存储在所述第一电容器上的斜坡电压被缓冲到输出节点作为斜坡输出信号。第二晶体管将输出节点耦合到第一电流发生器并且由周期信号进行栅极控制。周期信号在接收输入时钟信号和复位信号的触发器的输出处生成。复位信号由可操作用于将第二电容器上的电压与参考量进行比较的比较器电路而生成。第二电容器由第二电流源充电，并通过由周期信号进行栅极控制的第三晶体管放电。

【技术实现步骤摘要】

本专利技术涉及集成电路，并且更特别地，涉及配置用于生成斜坡信号的集成电路。
技术介绍
用于生成斜坡信号(例如用于软起动电路中)的电路在本领域中是公知的。这些电路可以包括电容器，但在很多情况下电容器具有不容易集成的尺寸。在本领域中需要可以全集成的斜坡发生器电路。现有技术的斜坡发生器电路通常还限于单一的(固定的)斜坡斜率。在本领域中需要支持可调斜坡斜率的斜坡发生器电路。
技术实现思路
在一个实施例中，一种电路包括:第一电流发生器，稱合在第一参考电压节点与第一中间节点之间；第一晶体管源极-漏极，耦合在第一中间节点与第二中间节点之间；第二晶体管源极-漏极，耦合在第一中间节点与输出节点之间；以及缓冲器电路，具有耦合到第二中间节点的输入和耦合到输出节点的输出；第一电容，耦合在第二中间节点与第二参考电压节点之间。第一晶体管具有耦合用于接收周期信号的栅极并且第二晶体管具有耦合用于接收周期信号的互补信号的栅极。在一个实施例中，配置用于生成周期信号的发生器电路包括:逻辑电路，配置用于感测时钟信号的边缘并将输出周期信号从第一逻辑状态改变为第二逻辑状态，并且进一步可操作用于对复位信号进行响应并将输出周期信号从第二逻辑状态改变回第一逻辑状态；以及定时电路，配置用于生成复位信号。在一个实施例中，定时电路包括:第二电流发生器，耦合在第一参考电压节点与第三中间节点之间；第三晶体管源极-漏极，耦合在第三中间节点与第二参考电压节点之间，所述第三晶体管具有配置用于接收周期信号的栅极；第二电容，耦合在第三中间节点与第二参考电压节点之间；以及第一比较器电路，具有耦合到第三中间节点的第一输入、配置用于接收第一阈值的第二输入以及配置用于生成复位信号的输出。在一个实施例中，该电路进一步包括:第四晶体管源极-漏极，耦合在第二中间节点与第二参考电压节点之间；以及第二比较器电路，具有耦合到输出节点的第一输入、配置用于接收第二阈值的第二输入以及配置用于生成用于施加到第四晶体管的栅极的信号的输出。在一个实施例中，一种电路包括:第一电容器；第一晶体管；第一电流发生器，可操作用于通过第一晶体管向第一电容器提供电流，其中第一晶体管由周期信号的互补信号进行栅极控制；缓冲器，配置用于将存储在第一电容器上的斜坡电压缓冲到输出节点作为斜坡输出信号；第二晶体管，配置用于将输出节点耦合到第一电流发生器，其中第二晶体管由周期信号进行栅极控制；触发器，具有配置用于从输入时钟信号和复位信号生成周期信号的输出；第二电流源；第二电容器，由第二电流源充电；第三晶体管，配置用于响应于周期信号而使第二电容器放电；以及比较器电路，可操作用于将第二电容器上的电压与参考量进行比较并生成复位信号。附图说明为了更好地理解实施例，现在将仅通过示例的方式参考附图，其中:图1是斜坡发生器电路的电路图；图2是图示了图1的电路的操作的时序图；图3图示了用于由图1的电路所产生的斜坡信号的输出波形；图4是支持生成锯齿波形的斜坡发生器电路的电路图；图5是斜坡发生器电路的替代性实施例的电路图；以及图6是图示了图5的电路的操作的定时图。具体实施例方式现在参考图1，其是斜坡发生器电路10的电路图。电路10包括接收时钟信号Fsw的输入节点12。可编程除法电路14对时钟信号Fsw进行分割以生成线路16上的分割后的时钟信号CLK。可编程除法电路14实现了除以η的时钟分割。控制电路18供应具有除数η值的可编程除法电路14，其中除数η值可由控制电路选择。正如下面将更详细地讨论的那样，对除数η值的选择设置了由电路10输出的所生成的斜坡信号的斜率。电路10进一步包括触发器电路20。优选的实现将D型触发器用于触发器电路20。D型触发器电路20的数据“D”输入连接到与第一参考电压(在此情况下是高参考电压Vdd)相关联的节点。D型触发器电路20的清零“CLR”输入接收线路22上的复位信号。D型触发器电路20的时钟“>”输入接收线路16上的分割后的时钟信号CLK。D型触发器电路20包括标记为“Q”和的两个输出。在所示出的电路的配置中，D型触发器电路20的^输出处的输出信号是脉冲地产生与分割后的时钟信号CLK的前缘一致的逻辑低的信号“chgb”。信号chgb中的每个低脉冲的长度由线路22上的复位信号确定。当复位信号转变为逻辑高(响应于下面要描述的情况)时，D型触发器电路20被复位并且&输出信号chgb返回到逻辑高。因此，D型触发器电路20用作传感电路，该传感电路可操作用于感测分割后的时钟信号CLK的前缘并响应于该检测而产生脉冲信号，该脉冲信号通过收到复位信号而终止。D型触发器电路20的Q输出产生与在β输出处的信号chgb互补的信号。Q输出和Q输出处的信号未在电路10中使用。此外，D型触发器电路20的“SET”输入未在电路10中使用。电路10进一步包括第一电流源24，该第一电流源24连接到Vdd参考电压节点并配置用于输出电流Ιο。将电流1供应给节点26。N沟道MOS晶体管28的漏极端子耦合到节点26。晶体管28的源极端子连接到与第二参考电压(在此情况下是低参考电压，诸如接地)相关联的节点。晶体管28的栅极耦合用于从D型触发器电路20的。输出接收信号chgb。第一电容器CO耦合在节点26与接地参考电压节点之间。电路10还包括电压比较器电路30。电压比较器电路30的正输入端耦合用于接收在节点26处供应的电压信号Vsaw。电压Vsaw相应地是跨第一电容器CO的极板而存储的电压。电压比较器电路的负输入端耦合用于接收由参考电压发生器电路32供应的参考电压信号Vref (比较阈值)。电压比较器电路30的输出耦合到线路22，因此电压比较器电路生成并输出复位信号，该复位信号被施加到D型触发器电路20的清零CLR输入。第一电流源24、晶体管28、电容器CO、电压比较器电路30以及参考电压发生器电路32—起用作配置用于设置周期信号chgb内的脉冲的长度(宽度)的定时电路。对参考电压Vref的值、电容器CO的值以及电流Itl的选择共同影响用于信号chgb的脉冲宽度的设置。电路10进一步包括第二电流源34，该第二电流源34连接到Vdd参考电压节点并配置用于输出电流1:。将电流I1供应给节点36。N沟道MOS晶体管38的漏极端子耦合到节点36。晶体管38的源极端子连接到节点40 (在节点40处，生成输出(经缓冲的)斜坡信号ss_buf)。晶体管38的栅极端子稱合用于从D型触发器电路20的g输出接收信号chgb。N沟道MOS晶体管42的漏极端子耦合到节点36。晶体管38的源极端子连接到节点44 (在节点44处，生成未缓冲的斜坡信号ss)。晶体管42的栅极端子耦合用于接收信号chg。如图所不，信号chg由反相电路46生成,该反相电路46具有稱合用于从D型触发器电路20的0输出接收信号chgb的输入。反相电路46的作用是在chgb信号与chg信号的切换时刻之间引入微小的延迟。如果不需要该延迟，则可以作为替代地从D型触发器电路20的Q输出获得信号chg。可以在chgb信号与晶体管38和42的栅极之间添加附加的电路，以便用于减小电荷注入和解决时钟馈通的目的。节点44经由非反相缓冲器电路48耦合到节点40，该非反相缓冲器电路48具有耦合到节点44的输入和耦合到节点本文档来自技高网...

【技术保护点】
一种电路，包括：第一电流发生器，耦合在第一参考电压节点与第一中间节点之间；第一晶体管源极?漏极，耦合在所述第一中间节点与第二中间节点之间；第二晶体管源极?漏极，耦合在所述第一中间节点与输出节点之间；缓冲器电路，具有耦合到所述第二中间节点的输入和耦合到所述输出节点的输出；以及第一电容，耦合在所述第二中间节点与第二参考电压节点之间；其中所述第一晶体管具有耦合用于接收周期信号的栅极并且所述第二晶体管具有耦合用于接收所述周期信号的互补信号的栅极。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄涛涛，王蒙，
申请(专利权)人：意法半导体研发深圳有限公司，
类型：发明
国别省市：