本发明专利技术公开了一种用于电力系统的控制接地提供电路以及电力系统。其中，所述控制接地提供电路包括：串行连接于所述电力系统的第一总线和第二总线之间的至少两个总线电阻，以及用于衰减高频噪声的高阻抗电路；所述高阻抗电路具有第一端和第二端，该第一端连接到所述至少两个总线电阻之间并作为控制接地，该第二端连接到至少两个总线电容之间的连接点；其中，所述至少两个总线电容串行连接于所述电力系统的第一总线和第二总线之间。本发明专利技术提供的方案能够为电力系统提供可用的控制接地。
【技术实现步骤摘要】
本专利技术涉及供电技术，尤指一种用于电力系统的控制接地提供电路以及电力系统。
技术介绍
对于电源中的功率因数校正器(PFC,power factor corrector)部分而言，为提高功率和可靠性，三相三线是一种较好的输入方式。也就是说，只有三个相线而没有零电位参考点。如果该输入方式应用在三电平电路中，则在控制电路中，如何选择一个稳定的接地点作为控制参考点是一个非常棘手的问题。在三相四线制系统和三电平PFC电路中，总线电压非常高，并可以通过两个总线电容串行连接。在具体应用中，三相四线制系统通常设置有零电位参考点(neutralpoint) ο因此,如图1所示，采用零电位参考点作为控制接地(control ground)是一种较好的选择，也是目前在众多产品中使用到的技术。如果采用三相三线的输入方式，就没有零电位参考点。在许多应用中，将总线电容的中点选择为控制接地，如图2所示。但是，电容中点一般有高频纹波等高频噪声通过。相应地，高频纹波将被串入控制接地，从而给采样信号、控制信号等引入干扰。此外，也会给电磁兼容性(EMC,Electromagnetic Compatibility)带来负面影响。与图2所示的应用类似地，如图3所示，控制接地的另一个实现方案为:使用两个总线电阻划分总线电压，电阻中点与电容中点无连接。
技术实现思路
有鉴于此，本专利技术提出一种用于电力系统的控制接地提供电路以及电力系统，用于提供可用的控制接地。为达到上述目的，本专利技术的技术方案具体是这样实现的:—种用于电力系统的控制接地提供电路，包括:串行连接于所述电力系统的第一总线和第二总线之间的两个总线电阻和串行连接连接于所述电力系统的第一总线和第二总线之间的两个总线电容，该控制接地提供电路还包括用于衰减高频噪声的高阻抗电路，所述高阻抗电路具有第一端和第二端，其中该第一端连接到所述两个总线电阻之间并作为控制接地；该第二端连接到所述两个总线电容之间的连接点。其中，所述高阻抗电路包括:串联在该第一端和第二端之间、用于衰减高频噪声的第三电阻R3或第一电感LI。其中，所述高阻抗电路进一步包括:在该第一端和第二端之间、与所述第三电阻R3或第一电感LI串行连接的第三电容C3。其中，所述高阻抗电路进一步包括:与所述第三电容C3并联的第四电阻R4。其中，所述第一电感LI为磁珠。本专利技术的技术方案还包括一种电力系统，包括前所述的控制接地提供电路以及连接在该电力系统的第一总线和第二总线之间的用于功率传输的功率电路，并且所述控制接地提供电路与该功率电路连接。由上可见，本专利技术实施例提供的用于电力系统的控制接地提供电路以及电力系统能够为该电力系统提供可用的控制接地。在总线正电压以及负电压上，串联两个或更多大阻值电阻。那么，在电阻的中点以及电容中点，大阻值电阻和电容将串联连接。这样的连接将极大地降低高频波对控制接地的影响。并且，该电阻和电容可以是SMD (surface mountdevice)封装,其占据的空间非常小。下文将以明确易懂的方式通过对实施例的说明并结合附图来对本专利技术上述方案、技术特征、优点及其实现方式予以进一步说明。附图说明图1为三相四线制系统中控制接地的实现方案；图2为一个适用于三相三线制系统的控制接地的实现方案；图3为另一适用于三相三线制系统的控制接地的实现方案；图4为本专利技术一个实施例中控制接地提供电路的结构示意图；图5(a)_(c)为本专利技术实施例中控制接地提供电路的具体实现图；图6为本专利技术一个实施例中差分电路的结构示意图；图7为本专利技术一个具体实现中包括VIENNA PFC的电力系统的结构示意图；图8为本专利技术一个具体实现中包括VIENNA-1ike PFC的电力系统的结构示意图。具体地，上述附图中使用的参考符号如下:图7:维也纳PFC 701、控制接地提供电路702、高阻抗电路703 ；图8:类维也纳PFC 801。具体实施例方式为使本专利技术的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本专利技术进一步详细说明。本专利技术一个实施例提供了一种用于电力系统的控制接地提供电路，包括串行连接于所述电力系统的第一总线和第二总线之间的两个总线电阻以及串行连接于所述电力系统的第一总线和第二总线之间的两个总线电容，该控制接地提供电路还包括用于衰减高频噪声的高阻抗电路。具体地，所述高阻抗电路具有第一端和第二端，该第一端连接到所述两个总线电阻之间并作为控制接地，该第二端连接到所述两个总线电容之间的连接点。具体地，控制接地提供电路可应用于三相三线制系统、三相四线制系统等中，为其中的控制电路设置适当的控制接地。在本专利技术的实施例中，所述高阻抗电路为:电阻或电感与电容中串联方式连接而实现具有衰减高频噪声的能力的电路。本领域技术人员能够了解，电阻和电感都可以衰减高频噪声。并且，电感和电容串联形成LC振荡电路，也可以减弱甚至消除噪声。一般情况下，高阻抗电路中所采用电阻的阻值可根据衰减高频噪声的需求进行选取，在要求较大的衰减比例时，可相应选取阻值大的电阻，比如大于等于100K欧，或者大于等于IM欧等。此外，高阻抗电路中的电容可采用贴片电容或陶瓷电容实现。在本专利技术的实施例中，如图4所示，为了清楚地描述，所述第一总线为正总线，所述第二总线为负总线。所述至少两个总线电容可采用铝电容器实现，表示为第一电容Cl和第二电容C2，所述第一电容Cl和第二电容C2的电容值相等。也即，高阻抗电路的第二端连接到第一电容Cl和第二电容C2的中点。此外，所述至少两个总线电阻包括第一电阻Rl和第二电阻R2，其电阻值可以相等，也可以不相等。对于第一电阻Rl和第二电阻R2的电阻值不相等的情况，高阻抗电路可以选常用的耐压元器件实现。在一个具体实现中，正总线电压(BUS+)和负总线电压(BUS-)之间可以设置两个或两个以上串行连接的大电阻。如图5(a)所示，以串行连接两个电阻Rl、R2为例，对本专利技术详加说明。在电阻R1、R2的中点和电容C1、C2的中点之间，连接有电阻R3(比如可以选IM Ω以上)和电容C3(比如可以选几个nF到几个μ F)。电阻R3和电容C3串行连接，电阻R3用于衰减高频噪声，而电容C3用于过滤高频噪声。需要指出，这种连接结构将大大降低高频噪声对控制接地的影响。该连接结构可采用贴片(surface mount device, SMD)封装，使得其占据的空间较小，同时成本较低。可以看出，该具体实现中使用两个总线电阻Rl和R2对总线电压进行划分，并将电阻中点选为控制接地。在电阻中点和电容中点之间存在高阻抗，这一高阻抗是由一个大电阻和一个电容串联后提供的。高阻抗电路中的电阻用于衰减高频纹波，与其串行连接的电容可将从总线电容中点弓丨入的高频纹波滤除。因此，这一高阻抗电路将大大减小总线电容中点的负面影响。需要指出，在实际应用时，本专利技术所涉及的电路可以根据元器件的可用规格灵活设计，比如所要求的电容C3为2 μ F时，可以采用两个I μ F的实际电容并联得到电容C3。当然，也可以只在电阻Rl、R2的中点和电容Cl、C2的中点之间连接一个大电阻R3，而不连接电容C3。在本专利技术另一具体实现中，可以为电容C3并联一个电阻R4，如图5(b)所示。当第一电阻Rl和第二电阻R2的电阻值不相等时，电阻R4可以为电阻R3本文档来自技高网...
【技术保护点】
一种用于电力系统的控制接地提供电路，包括：串行连接于所述电力系统的第一总线和第二总线之间的两个总线电阻和串行连接连接于所述电力系统的第一总线和第二总线之间的两个总线电容，其特征在于，该控制接地提供电路还包括用于衰减高频噪声的高阻抗电路(703)，所述高阻抗电路(703)具有第一端和第二端，其中该第一端连接到所述两个总线电阻之间并作为控制接地；该第二端连接到所述两个总线电容之间的连接点。
【技术特征摘要】
【专利技术属性】
技术研发人员：付好名，蒋大卫，徐永强，安伟国，
申请(专利权)人：西门子中国有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。