一种基于FPGA的高可靠Link接收电路制造技术

本实用新型专利技术属于基于现场可编程门阵列(FPGA)设计技术领域，具体涉及一种基于FPGA的高可靠Link接收电路。本实用新型专利技术的接收电路包括Link接收电路和计时复位控制电路，计时复位控制电路通过对输入的Link时钟总线状态进行监控和计时，输出复位信号对Link接口进行复位。本实用新型专利技术解决了现有技术中基于FPGA的接收电路无法实现DSP与FPGA之间高可靠Link通信的技术问题；能够有效排除干扰信号对Link接收电路的影响，显著提高基于FPGA的Link接收电路的可靠性。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种基于FPGA的高可靠Link接收电路，包括Link接收电路，其特征在于：还包括计时复位控制电路，计时复位控制电路通过对输入的Link时钟总线状态进行监控和计时，输出复位信号对Link接口进行复位。

【技术特征摘要】

【专利技术属性】
技术研发人员：王可，曾永红，陈茜，
申请(专利权)人：中国航天科工集团第三研究院第八三五七研究所，
类型：实用新型
国别省市：