多功能车辆总线分析设备制造技术

本发明专利技术提供一种MVB分析设备，包括：彼此相连的MVBCS1芯片和存储器，以及分别与MVBCS1芯片和存储器相连的中央处理器CPU；MVBCS1芯片用于从MVB总线上接收主帧，对主帧进行解码，得到主帧解码数据，并将主帧解码数据发送给CPU；CPU用于根据主帧解码数据确定主帧对应的MVB分析设备上的端口信息和动作信息；如果动作信息为接收数据，CPU控制MVBCS1芯片从端口信息接收主帧对应的从帧，对从帧进行解码，得到从帧解码数据，并将从帧解码数据发送给存储器；如果动作信息为发送数据，CPU控制存储器将其存储的主帧对应的从帧解码数据从端口信息发送给MVBCS1芯片，由MVBCS1芯片对接收到的从帧解码数据进行编码后发送给MVB总线。

【技术实现步骤摘要】

本专利技术涉及多功能车辆总线(Multifunction Vehicle Bus,简称为:MVB)
，尤其涉及一种MVB分析设备。
技术介绍
随着高速铁路的迅速发展以及机车车辆的现代化发展趋势，MVB逐渐成为新一代车辆的通信总线标准。MVB是将位于同一车辆，或者固定连接的不同车辆中的标准设备连接到列车通信网络上的车辆总线。MVB对总线的介质访问采用集中控制、周期性分配的主从方式，由总线上唯一的总线管理器(即主设备)集中控制介质的存取。在实现本专利技术过程中，专利技术人发现现有技术中至少存在如下问题:在MVB上接收到的MVB数据通常经过中央处理器(Central Processing Unit ;以下简称:CPU)和现场可编程门阵列FPGA处理。而采用FPGA处理的方式实时性并不是很高、稳定性也不是很强。
技术实现思路
本专利技术提供一种用于解决现有技术中采用CPU和FPGA处理MVB数据时实时性不高、稳定性不强的问题的MVB分析设备。本专利技术提供的MVB分析设备，包括:彼此相连的MVBCSl芯片和存储器，以及分别与所述MVBCSl芯片和所述存储器相连的中央处理器CPU ；所述M本文档来自技高网...

【技术保护点】
一种MVB分析设备，其特征在于，包括：彼此相连的MVBCS1芯片和存储器，以及分别与所述MVBCS1芯片和所述存储器相连的CPU；所述MVBCS1芯片用于从MVB总线上接收主帧，对所述主帧进行解码，得到主帧解码数据，并将所述主帧解码数据发送给所述CPU；所述CPU用于根据所述主帧解码数据确定所述主帧对应的所述MVB分析设备上的端口信息和动作信息；如果所述动作信息为接收数据，所述CPU控制所述MVBCS1芯片从所述端口信息接收所述主帧对应的从帧，对所述从帧进行解码，得到从帧解码数据，并将所述从帧解码数据发送给所述存储器；如果所述动作信息为发送数据，所述CPU控制所述存储器将其存储的所述主帧对应的...

【技术特征摘要】
1.一种MVB分析设备，其特征在于，包括:彼此相连的MVBCSl芯片和存储器，以及分别与所述MVBCSl芯片和所述存储器相连的CPU ； 所述MVBCSl芯片用于从MVB总线上接收主帧，对所述主帧进行解码，得到主帧解码数据，并将所述主帧解码数据发送给所述CPU ； 所述CPU用于根据所述主帧解码数据确定所述主帧对应的所述MVB分析设备上的端口信息和动作信息； 如果所述动作信息为接收数据，所述CPU控制所述MVBCSl芯片从所述端口信息接收所述主帧对应的从帧，对所述从帧进行解码，得到从帧解码数据，并将所述从帧解码数据发送给所述存储器； 如果所述动作信息为发送数据，所述CPU控制所述存储器将其存储的所述主帧对应的从帧解码数据从所述端口信息发送给所述MVBCSl芯片，由所述MVBCSl芯片对接收到的从帧解码数据进行编码后发送给所述MVB总线。2.根据权利要求1所述的MVB分析设备，其特征在于，还包括:与所述存储器相连的USB转换器，所述USB转换器用于接收所述存储器在设定时间发送的所述从帧解码数据，并将所述从帧解码数据转换为USB数据。3.根据权利要求2所述的MVB分析设备，其特征在于，还包括:与所述USB转换器相连的显示器，所述显示器用于接收所述USB转换器发送的USB数据并将所述USB数据进行显/Jn ο4.根据权利要求1至3中任一项所述的MVB分析设备，其特征在于，所述MVBCSl芯片包括:两两连接的接 口单元、判断单元和解码单元； 所述接口单元用于从MVB总线上接收数...

【专利技术属性】
技术研发人员：连承华，王忠福，陈华，郭向红，
申请(专利权)人：中国北车股份有限公司大连电力牵引研发中心，
类型：发明
国别省市：