一种星载高速数据串行总线制造技术

本发明专利技术提供一种星载高速数据串行总线，包括TLK2711数据发送芯片（1）、TLK2711数据接收芯片（2）、第一同轴电缆（3）、第二同轴电缆（4）。通过TLK2711数据发送芯片（1）发送数据，经第一同轴电缆（3）、第二同轴电缆（4）传输至TLK2711数据接收芯片（2）。自定义了TLK2711数据发送芯片（1）的TXD0-TXD11为有效数据输入脚，TXD12-TXD15输入置“0”，TXCLK时钟输入脚输入时钟频率为90MHz；TLK2711数据接收芯片（2）的RXD0-RXD11为有效数据输出脚，RXD12-RXD15输出脚输出数据不做处理，RXCLK时钟输出脚输出时钟。采用这种方法能适应12位并行传输数据，数据传输码速率达到1.08Gbps。本发明专利技术在卫星数传分系统综合处理器中已经得到应用。

【技术实现步骤摘要】

本专利技术涉及送线设计，具体涉及一种星载高速数据串行总线的设计方法。
技术介绍
随着星载载荷技术的发展，载荷探测将实现更高分辨率、更多探测频段覆盖、更高灵敏度的技术。对卫星数传系统将带来更高码速率数据下传的设计需求。其中高码速率数据传输接口设计是解决高速数据下传的技术瓶颈之一。目前，星载常规的高速数据传输接口设计多采用LVDS接口，单路传输数据码速率最多达到IOOMbps左右；对于数据传输码速率达到上Gbps需求的传输系统，则需要采用多路LVDS接口并行传输形式，这种设计接口复杂、可靠性差、资源耗费多。
技术实现思路
为了解决星载高速数据传输接口设计的问题，本专利技术的目的在于提出星载高速数据串行总线的设计方法，利用本专利技术，可方便可靠地实现卫星高速数据传输接口设计。为了达到上述专利技术目的，本专利技术为解决其技术问题所采用的设计方法是通过自定义数据收发芯片数据输入、输出使用的有效脚的数目，以及自定义数据收发芯片工作时钟频率，实现不同码速率数据传输。根据本专利技术的一个方面，提供一种星载高速数据串行总线，包括TLK2711数据发送芯片1、TLK2711数据接收芯片2、第一同轴电缆3、以及第二同轴电缆4，所述TLK2711数据发送芯片I通过所述第一同轴电缆3和第二同轴电缆4连接所述TLK2711数据接收芯片2，其中，所述TLK2711数据发送芯片I用于数据和时钟等信号的发送，所述TLK2711数据接收芯片2用于数据和时钟等信号的接收，所述第一同轴电缆3用于传输差分正信号，所述第二同轴电缆4用于传输差分负信号。优选地，所述TLK2711数据发送芯片I的芯片数据输入脚TXD0-TXD11为有效数据输入脚，芯片数据输入脚TXD12-TXD15输入置0，时钟输入脚TXCLK输入时钟频率为90MHz。优选地，所述TLK2711数据接收芯片2的芯片数据输出脚RXD0-RXD11为有效数据输出脚，芯片数据输出脚RXD12-RXD15输出数据不做处理，时钟输出脚RXCLK输出时钟。根据本专利技术的另一个方面，还提供一种具有星载高速数据串行总线的处理器，包括根据本专利技术提供的星载高速数据串行总线。根据本专利技术的又一个方面，还提供一种具有星载高速数据串行总线的卫星数传分系统，根据本专利技术提供的具有星载高速数据串行总线的处理器。本专利技术提出的星载高速数据串行总线的设计方法，能够很好的解决星载高速数据传输接口设计的难题，且可通过自定义数据收发芯片数据输入、输出使用的有效脚的数目，以及自定义数据收发芯片工作时钟频率，实现不同码速率数据传输。该方法已经成功的应用在高光谱对地观测卫星数传系统设计中，从目前实际应用的情况看，该种设计方法合理、可靠，能够完成1.08Gbps码速率的高速数据传输功能。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显:图1是根据本专利技术提供的星载高速数据串行总线的结构示意图。具体实施例方式下面结合具体实施例对本专利技术进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本专利技术，但不以任何形式限制本专利技术。应当指出的是，对本领域的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干变形和改进。这些都属于本专利技术的保护范围。本专利技术提供一种星载高速数据串行总线。具体地，所述星载高速数据串行总线包括TLK2711数据发送芯片1、TLK2711数据接收芯片2、第一同轴电缆3、以及第二同轴电缆4，所述TLK2711数据发送芯片I通过所述第一同轴电缆3和第二同轴电缆4连接所述TLK2711数据接收芯片2，其中，所述TLK2711数据发送芯片I用于数据和时钟等信号的发送，所述TLK2711数据接收芯片2用于数据和时钟等信号的接收，所述第一同轴电缆3用于传输差分正信号，所述第二同轴电缆4用于传输差分负信号。更为具体地，所述TLK2711数据发送芯片I的芯片数据输入脚TXD0-TXD11为有效数据输入脚，芯片数据输入脚TXD12-TXD15输入置0，时钟输入脚TXCLK输入时钟频率为90MHz。所述TLK2711数据接收芯片2的芯片数据输出脚RXD0-RXD11为有效数据输出脚，芯片数据输出脚RXD12-RXD15输出数据不做处理，时钟输出脚RXCLK输出时钟。进一步地，本专利技术还提供一种具有星载高速数据串行总线的处理器。具体地，所述具有星载高速数据串行总线的处理器包括星载高速数据串行总线，其中，所述星载高速数据串行总线包括TLK2711数据发送芯片1、TLK2711数据接收芯片2、第一同轴电缆3、以及第二同轴电缆4，所述TLK2711数据发送芯片I通过所述第一同轴电缆3和第二同轴电缆4连接所述TLK2711数据接收芯片2，其中，所述TLK2711数据发送芯片I用于数据和时钟等信号的发送，所述TLK2711数据接收芯片2用于数据和时钟等信号的接收，所述第一同轴电缆3用于传输差分正信号，所述第二同轴电缆4用于传输差分负信号。优选地，所述TLK2711数据发送芯片I的芯片数据输入脚TXD0-TXD11为有效数据输入脚，芯片数据输入脚TXD12-TXD15输入置0，时钟输入脚TXCLK输入时钟频率为90MHz。所述TLK2711数据接收芯片2的芯片数据输出脚RXD0-RXD11为有效数据输出脚，芯片数据输出脚RXD12-RXD15输出数据不做处理，时钟输出脚RXCLK输出时钟。更进一步地，本专利技术提供一种具有星载高速数据串行总线的卫星数传分系统。具体地，所述卫星数传分系统包括具有星载高速数据串行总线的处理器，所述具有星载高速数据串行总线的处理器包括星载高速数据串行总线，其中，所述星载高速数据串行总线包括TLK2711数据发送芯片1、TLK2711数据接收芯片2、第一同轴电缆3、以及第二同轴电缆4，所述TLK2711数据发送芯片I通过所述第一同轴电缆3和第二同轴电缆4连接所述TLK2711数据接收芯片2，其中，所述TLK2711数据发送芯片I用于数据和时钟等信号的发送，所述TLK2711数据接收芯片2用于数据和时钟等信号的接收，所述第一同轴电缆3用于传输差分正信号，所述第二同轴电缆4用于传输差分负信号。优选地，所述TLK2711数据发送芯片I的芯片数据输入脚TXD0-TXD11为有效数据输入脚，芯片数据输入脚TXD12-TXD15输入置O，时钟输入脚TXCLK输入时钟频率为90MHz。所述TLK2711数据接收芯片2的芯片数据输出脚RXD0-RXD11为有效数据输出脚，芯片数据输出脚RXD12-RXD15输出数据不做处理，时钟输出脚RXCLK输出时钟。显然，本领域的技术人员可以对本专利技术的星载高速数据串行总线的设计进行各种改动和变形而不脱离本专利技术的精神和范围。这样，倘若这些修改和变形属于本专利技术权利要求及其等同技术的范围之内，则本专利技术也意图包含这些改动和变形在内。本文档来自技高网...

【技术保护点】
一种星载高速数据串行总线，其特征在于，包括TLK2711数据发送芯片（1）、TLK2711数据接收芯片（2）、第一同轴电缆（3）、以及第二同轴电缆（4），所述TLK2711数据发送芯片（1）通过所述第一同轴电缆（3）和第二同轴电缆（4）连接所述TLK2711数据接收芯片（2），其中，所述TLK2711数据发送芯片（1）用于数据和时钟等信号的发送，所述TLK2711数据接收芯片（2）用于数据和时钟等信号的接收，所述第一同轴电缆（3）用于传输差分正信号，所述第二同轴电缆（4）用于传输差分负信号。

【技术特征摘要】
1.一种星载高速数据串行总线，其特征在于，包括TLK2711数据发送芯片(1)、TLK2711数据接收芯片(2)、第一同轴电缆(3)、以及第二同轴电缆(4)，所述TLK2711数据发送芯片(I)通过所述第一同轴电缆(3)和第二同轴电缆(4)连接所述TLK2711数据接收芯片(2)，其中，所述TLK2711数据发送芯片(I)用于数据和时钟等信号的发送，所述TLK2711数据接收芯片(2)用于数据和时钟等信号的接收，所述第一同轴电缆(3)用于传输差分正信号，所述第二同轴电缆(4)用于传输差分负信号。2.按权利要求1所述的星载高速数据串行总线，其特征在于，所述TLK2711数据发送芯片(I...

【专利技术属性】
技术研发人员：刘波，史琴，王燕，
申请(专利权)人：上海卫星工程研究所，
类型：发明
国别省市：