晶体振荡器制造技术

本发明专利技术公开了一种晶体振荡器，包括晶体，晶体驱动电路以及启动电路。晶体驱动电路包括第一晶体管，向所述第一晶体管提供直流偏置的偏置电路，第一电流镜电路以及第二电流镜电路。所述启动电路包括第四晶体管及第十晶体管，第四晶体管连接于第一电流镜电路和第二电流镜电路之间，第十晶体管的漏极连接第二电流镜电路，第四晶体管和第十晶体管的栅极由使能控制端控制，从而可以控制晶振的关闭和工作。本发明专利技术的晶体振荡器具有使能控制功能，启动结构简单，并且偏置电流随振荡摆幅的增加而减小，可实现低功耗。

【技术实现步骤摘要】
晶体振荡器
本专利技术涉及集成电路领域，特别涉及一种晶体振荡器。
技术介绍
在现代通信系统中，晶体振荡器中的晶体因为它的独特的品质，高精度和高稳定度，而得到广泛的应用。由晶体及晶体驱动电路构成的振荡器被广泛应用于电视机、计算机、遥控器、手表等常见电子设备的各类振荡电路中，并且应用于通信系统中的频率发生器、数据处理设备中的时钟信号发生电路和特定系统的基准时钟信号发生电路等电路中。和其他的半导体电路一样，低功耗和高集成度也是晶体振荡器的发展趋势。对于一般的集成电路，保持长时间稳定，并且受时间，外接碰撞等其他因素的影响较小的时钟是非常重要的，因为稳定的时钟是保证其它电路正常工作的基本条件。但是如果采用完全片上集成的办法，由于受工艺，温度等因素的影响，根本无法保证时钟频率的准确性和一致性。一般采用晶体振荡器来实现高精度，高稳定度的时钟。同时，在RFID等电路中，电路功耗是一个非常关注的指标，电路功耗的增加会使电路需要感应更大的能量才能识别出来，所以低功耗的设计也是相当的重要，在晶体振荡器中，低功耗设计也是一种必然的发展趋势。对于一般电路而言，工作的环境，场合等条件的不同，理想的需要消耗的最低功耗也是不同的，这也是低功耗设计的一个一般原则，同样晶体振荡器采用此原则也是很有意义的。但是，根据现有技术的晶体振荡器消耗的功耗并不是特别理想，所以，希望提供一种低功耗的晶体振荡器。
技术实现思路
本专利技术的主要目的在于克服现有技术的缺陷，提供一种本专利技术的目的在于提供一种带使能控制、自偏置、低功耗的晶体振荡器。一种晶体振荡器，包括晶体，晶体驱动电路和启动电路；所述晶体驱动电路包括第一晶体管，向所述第一晶体管提供直流偏置的偏置电路，第一电流镜电路以及第二电流镜电路；所述第一晶体管向所述晶体提供振荡电压，所述第一电流镜电路、第二电流镜电路将电流源的电流成比例关系提供给所述第一晶体管；所述启动电路包括第四晶体管及第十晶体管，所述第四晶体管连接于所述第一电流镜电路和第二电流镜电路之间，所述第十晶体管的漏极连接所述第二电流镜电路，所述第四晶体管和所述第十晶体管的栅极由使能控制端控制以启动所述晶体驱动电路。本专利技术优选的一种技术方案，所述第一电流镜电路包括第二晶体管，第三晶体管，第二电阻和第三电阻；所述第二晶体管的栅极通过所述第二电阻及所述第三电阻与所述第二晶体管的漏极相连，所述第二晶体管的漏极与所述第三晶体管的栅极相连，所述第三晶体管的漏极与所述第四晶体管的源极相连，所述第二晶体管和所述第三晶体管的源极接地。本专利技术优选的一种技术方案，所述第二晶体管的源极和漏极之间连接第二电容。本专利技术优选的一种技术方案，所述第一电流镜电路还包括第四电阻，连接于所述第二晶体管漏极和所述第三晶体管栅极之间；所述第三晶体管的栅极和源极之间连接第三电容，所述第四电阻的两端分别连接所述第二电容与所述第三电容。本专利技术优选的一种技术方案，所述第二电流镜电路包括第五晶体管，第六晶体管和第七晶体管，其源极接电源；所述第五晶体管的栅极和漏极相连，并且与所述第六晶体管及所述第七晶体管的栅极相连；所述第七晶体管的漏极连接所述第一晶体管的栅极，所述第六晶体管的漏极连接于所述第三电阻和所述第二电阻之间，所述第五晶体管的漏极与所述第四晶体管的漏极相连。本专利技术优选的一种技术方案，所述第五晶体管的源极和栅极之间连接第四电容。本专利技术优选的一种技术方案，所述晶体驱动电路还包括电流控制电路，用以根据所述晶体振荡器的振荡幅度反向控制所述第一电流镜电路和所述第二电流镜电路的偏置电流，所述电流控制电路包括第一电容、所述第二电阻、所述第三电阻以及所述第二电容；所述第一电容连接于所述第一晶体管和所述第二晶体管的栅极之间。本专利技术优选的一种技术方案，所述启动电路还包括第八晶体管，第九晶体管，第十一晶体管，第十二晶体管；所述第四晶体管的漏极接所述第五晶体管的漏极，源极接所述第三晶体管的漏极；所述第八晶体管的栅极接所述第六晶体管的漏极，其漏极接所述第九晶体管的栅极，其源极接地；所述第九晶体管的漏极接第十晶体管的源极，其源极接地；所述第十晶体管的栅极接使能控制端，其漏极接所述第五晶体管的漏极；所述第十一晶体管的漏极接所述第九晶体管的栅极，其栅极接使能控制端，其源极接电源；所述第十二晶体管的栅极接所述第九晶体管的栅极，其漏极和源极接电源。本专利技术优选的一种技术方案，所述偏置电路为连接于所述第一晶体管栅极和漏极之间的电阻。本专利技术优选的一种技术方案，所述第一晶体管，第二晶体管，第三晶体管，第四晶体管，第八晶体管，第九晶体管，第十晶体管为NMOS晶体管；所述第五晶体管，第六晶体管，第七晶体管，第十一晶体管，第十二晶体管为PMOS晶体管。与现有技术相比，本专利技术的晶体振荡器的晶体驱动电路本专利技术采用了带使能控制的晶体振荡器，通过启动电路可以控制晶体振荡器的开闭状态，以减小功耗。此外，本专利技术不需要外接的偏置电路，晶体振荡器启动后，自身可以产生电路工作所需要的偏置电流，并且在关闭后，自身不消耗任何静态电流。同时，晶体驱动电路还包括电流控制电路，随着振荡器起振并且振幅的逐步增加，电流控制电路控制偏置电流降低，且降低后的偏置电流足以维持电路的振荡状态，从而能够进一步降低功耗。附图说明图1是本专利技术的晶体振荡器的实施例的电路示意图。具体实施方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。在本说明书中及在权利要求书中，应理解当一元件被称为“连接”或“耦合”到另一元件时，其可直接连接或耦合到另一元件，或可存在介入元件。相比来说，当一元件被称为“直接连接到”或“直接耦合到”另一元件时，不存在介入元件。请参阅图1，图1是本专利技术的晶体振荡器的电路示意图。晶体振荡器包括晶体(crystal)11，晶体驱动电路12和启动电路I3。晶体驱动电路12用于向晶体11提供振荡电压。晶体11设置于晶体振荡器芯片外(Offchip)，晶体驱动电路12设置于晶体振荡器芯片内(Onchip)。启动电路用于控制晶体振荡器的开启和关闭。启动电路同样设计在芯片内（Onchip）。晶体11的一端X1经电容C5接地，晶体11的另一端X2经另一电容C6接地。晶体驱动电路12的两个端口分别连接所述晶体11的两端X1、X2。晶体驱动电路12包括第一晶体管M1、向所述第一晶体管M1提供偏置电压的第一电阻R1、电流镜电路以及电流控制电路。其中第一晶体管M1用于向晶体11提供振荡电压，第一电阻R1用于向第一晶体管M1提供直流偏置电压，电流镜电路用于将电流源的电流成比例关系提供给所述第一晶体管M1，电流控制电路则根据晶体振荡器的振荡幅度反向控制所述电流镜电路的偏置电流。以下将对晶体驱动电路进行详细描述。在本实施例中，第一晶体管M1为NMOS晶体管。第一晶体管M1的漏极和栅极分别连接晶体11的两端。在设计中，如果晶体驱动电路12的两个端口之间，即第一晶体管M1的栅极和漏极之间没有提供偏置电压的电路，则晶体11的一端X1的电压为低，另一端X2的电压为高，导致晶体振荡器无法进入正常的启动状态。所以在初始状态，要为晶体11的两端X1、X2提供一个直流偏置，以易于所述晶本文档来自技高网...

【技术保护点】
一种晶体振荡器，其特征在于，包括：晶体；晶体驱动电路，包括第一晶体管，向所述第一晶体管提供直流偏置的偏置电路，第一电流镜电路以及第二电流镜电路；所述第一晶体管向所述晶体提供振荡电压，所述第一电流镜电路、第二电流镜电路将电流源的电流成比例关系提供给所述第一晶体管；以及启动电路，包括第四晶体管及第十晶体管，所述第四晶体管连接于所述第一电流镜电路和第二电流镜电路之间，所述第十晶体管的漏极连接所述第二电流镜电路，所述第四晶体管和所述第十晶体管的栅极由使能控制端控制以启动所述晶体驱动电路。

【技术特征摘要】
1.一种晶体振荡器，其特征在于，包括：晶体；晶体驱动电路，包括第一晶体管，向所述第一晶体管提供直流偏置的偏置电路，第一电流镜电路以及第二电流镜电路；所述第一晶体管向所述晶体提供振荡电压，所述第一电流镜电路、第二电流镜电路将电流源的电流成比例关系提供给所述第一晶体管；以及启动电路，包括第四晶体管及第十晶体管，所述第四晶体管连接于所述第一电流镜电路和第二电流镜电路之间，所述第十晶体管的漏极连接所述第二电流镜电路，所述第四晶体管和所述第十晶体管的栅极由使能控制端控制以启动所述晶体驱动电路；其中所述第一电流镜电路包括第二晶体管，第三晶体管，第二电阻和第三电阻；所述第二晶体管的栅极通过所述第二电阻及所述第三电阻与所述第二晶体管的漏极相连，所述第二晶体管的漏极与所述第三晶体管的栅极相连，所述第三晶体管的漏极与所述第四晶体管的源极相连，所述第二晶体管和所述第三晶体管的源极接地；所述第二电流镜电路包括第五晶体管，第六晶体管和第七晶体管，其源极接电源；所述第五晶体管的栅极和漏极相连，并且与所述第六晶体管及所述第七晶体管的栅极相连；所述第七晶体管的漏极连接所述第一晶体管的栅极，所述第六晶体管的漏极连接于所述第三电阻和所述第二电阻之间，所述第五晶体管的漏极与所述第四晶体管的漏极相连；所述启动电路还包括第八晶体管，第九晶体管，第十一晶体管，第十二晶体管；所述第四晶体管的漏极接所述第五晶体管的漏极，源极接所述第三晶体管的漏极；所述第八晶体管的栅极接所述第六晶体管的漏极，其漏极接所述第九晶体管的栅极，其源极接地；所...

【专利技术属性】
技术研发人员：皮常明，李琛，田鑫，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：