时钟产生器以及包括其的开关电容电路制造技术

本发明专利技术提供一种时钟产生器以及包括其的开关电容电路，属于集成电路（IC）设计技术领域。该时钟产生器包括非重叠时钟信号产生模块以及用于形成反馈回路的环形振荡器、频率检测模块、比较模块、可编程偏置信号产生模块；其中，可编程偏置信号产生模块生成的偏置信号被反馈输入至环形振荡器以调节其输出的第三时钟信号的频率，直至第三时钟信号的频率和标准时钟信号的频率在比较模块（34）中被比较为基本相等；并且，该偏置信号可以被反馈输入至非重叠时钟信号产生模块以减小所述两相时钟时间间隔（τ）的偏移。该时钟产生器输出的多相非重叠时钟信号的两相时钟时间间隔τ稳定，精确度高，使用该时钟产生器的开关电容电路的性能好。

【技术实现步骤摘要】

本专利技术属于集成电路(IC)设计
，涉及时钟产生器，尤其涉及受PVT因素影响小的可以生成多相非重叠时钟信号的时钟产生器以及包括应用时钟产生器的开关电容电路。
技术介绍
在IC设计中，芯片中的某些电路模块需要同时使用多相时钟信号，特别是多相非重叠时钟信号(Multiple phase None-Overlapping Clocks Signal),任意两个时钟信号之间被设置时间间隔以使各相时钟信号在任一时刻不会出现其中任意两个时钟信号同时处于“开态(0N)”，因此，必须控制好各相时钟信号的时序关系，以保证其非重叠性。图1 所不为两相非重叠时钟信号(Two-phase None-Overlapping Clocks Signal)的不意图。其中，“clockl”表不其中一个时钟信号，“clock 2”表不另一个时钟信号。在图1所示实施例中，clockl和clock2之间的相位差为180°，两相时钟在任何时刻都不可以同时处于“0N”状态。为确保时钟之间的非重叠性，相应的时钟产生器需保证其中任何一个时钟信号的下降沿与另一个时钟信号的上升沿保持一个间隙(gap)，这个间隙被称为两相时本文档来自技高网...

【技术保护点】
一种时钟产生器，包括用于产生多相非重叠时钟信号的非重叠时钟信号产生模块（31），其特征在于，还包括：?????环形振荡器（32），其用于生成反映所述多相非重叠时钟信号的两相时钟时间间隔（τ）的偏移的第三时钟信号（clock3）；?????频率检测模块（33），用于检测其输入的标准时钟信号（clock4）和所述第三时钟信号（clock3）的频率；?????比较模块（34），其用于比较所述标准时钟信号（clock4）的频率和所述第三时钟信号（clock3）的频率；?????可编程偏置信号产生模块（35），其用于根据所述比较模块（34）输出的比较结果可调节地输出偏置信号；其中，所述偏置信号被反馈输入...

【技术特征摘要】
1.一种时钟产生器，包括用于产生多相非重叠时钟信号的非重叠时钟信号产生模块(31)，其特征在于，还包括: 环形振荡器(32)，其用于生成反映所述多相非重叠时钟信号的两相时钟时间间隔(τ )的偏移的第三时钟信号(clock3)； 频率检测模块(33)，用于检测其输入的标准时钟信号(clock4)和所述第三时钟信号(clock3)的频率； 比较模块(34)，其用于比较所述标准时钟信号(clock4)的频率和所述第三时钟信号(clock3)的频率； 可编程偏置信号产生模块(35 )，其用于根据所述比较模块(34 )输出的比较结果可调节地输出偏置信号； 其中，所述偏置信号被反馈输入至所述环形振荡器(32)以调节所述第三时钟信号(clock3)的频率，直至所述第三时钟信号(clock3)的频率和所述标准时钟信号(clock4)的频率在所述比较模块(34)中被比较为基本相等； 并且，所述偏置信号被反馈输入至所述非重叠时钟信号产生模块(31)以减小所述两相时钟时间间隔(τ )的偏移。2.如权利要求1所述的时钟产生器，其特征在于，所述非重叠时钟信号产生模块(31)与所述环形振荡器(32)在芯片中相邻布局并以相同的工艺同步制造形成。3.如权利要求2所述的时钟产生器，其特征在于，所述非重叠时钟信号产生模块(31)中使用的用于产生延迟的反相器与所述环形振荡器(32)中使用的用于产生延迟的反相器相同，反相器之间的版图布局结构也相同。4.如权利要求1或3所述的时钟产生器，其特征在于，所述环形振荡器(32)中使用的反相器所产生的延迟(τ I)是非重叠时钟信号产生模块(31)中使用的反相器所产生的延迟(τ )的η倍，η为大于或等于I的整数。5.如权利要求1或3所述的时钟产...

【专利技术属性】
技术研发人员：刘松，杨飞琴，吴柯，
申请(专利权)人：香港中国模拟技术有限公司，
类型：发明
国别省市：