一种用于智能变电站的以太网定时发送的优化方法技术

一种用于智能变电站的以太网定时发送的优化方法，可编程逻辑阵列FPGA收到CPU发送的报文和定时标志位后，监测待发报文队列中是否有定时报文，如果所述报文中没有定时报文，则按照顺序原则发送报文，如果有定时报文，则计算定时报文之前报文队列的数据量D1、一个定时脉冲到来之前的网络带宽D2，和它们之间的差值；当差值大于零时，进入报文顺序调整流程；当差值小于或等于零时，即按照报文排列顺序继续发送至MAC。本发明专利技术保证了以太网数据发送时良好的处理实时性和定时报文发送时刻的准确性。

【技术实现步骤摘要】

本专利技术属于电力系统
，涉及一种智能终端设备，特别涉及到智能变电站的终端设备。
技术介绍
随着变电站技术的不断发展和进步，智能变电站的越来越受到重视，目前正在逐步成为技术发展的主流方向。其中变电站的一次设备的数字化和二次设备的网络化发展速度非常迅速，这些都是数字化技术的应用带来的技术革新。数字化技术可以将过程层的采用数据数字化，设备之间传输的信息数字化等等，这些数字化改进有利于智能变电站中设备状态和网络状态的监控和管理，提升了变电站设备的可靠性。在变电站一次和二次数字设备中，普遍采用由国家电网标准公布的以太网标准协议，其中以太网包格式多种多样，包括智能变电站是广泛使用的SV，G00GSE等等。由于各种以太网数据包格式代表的内容不同，例如有些数据包的内容是模拟量的采样数据，有些数据包的内容是控制信息等等。正是由于数据包的内容差异，造成了对于不同的数据包发送的实时性要求也存在着较大的差异。这样的差异，对于数字变电站的数字化设备设计者来说，提出较高的设计需求。当前数字化设备中，对于以太网的控制和管理最为流行的硬件架构是CPU和FPGA联合控制，如图1所示。CPU负责以太网数据包的处理和管理，FPGA负责对以太网数据包的收发和接口控制。该架构灵活、高效，广泛被电力和通信等行业所采用。在智能变电站中，定时脉冲在整个系统中起着非常重要的作用，主要用于对时，延时估计等方面的应用。如图2所示，该定时脉冲是周期性指示信号，数字设备运行后，该脉冲以相等的时间间隔稳定出现，保证系统正常。数字设备发送以太网数据包时，都有由CPU发起。CPU将待发送的数据包通过CPU与FPGA之间的数据总线，传送给FPGA。FPGA收到数据包后，将其缓存在数据区中，如图3所示。由于数据包内容不同，按照实时性来区分，分为非定时发送报文，和定时发送报文。定时发送报文，指的是该报文需要在下一个定时脉冲到来时刻发送出去；而非定时报文的发送则不依赖定时脉冲，按照顺序发送即可。如图4所示，假设当前时刻点是t，tl是前一个脉冲，t2是下一个脉冲。如果有三包待发报文，前面两包是非定时报文，第三包是定时报文。如图4所示，如果前面两包报文的发送完成的时间在下一个脉冲t2到来之前，不会影响第三包定时报文的发送。同样，如图5所示，如果前面两包报的长度比较长，其发送完成时刻超过了下一个脉冲t2，直接导致了第三包定时报文的发送推迟了一个脉冲周期的时间长度。
技术实现思路
本专利技术的目的在于解决定时报文能够及时在规定的脉冲到来时刻准确发送的问题，从而避免了传统做法中由于前 面非定时报文造成的网络通路的堵塞，而造成定时报文发送的延时问题。为了解决以上问题，本专利技术具体采用以下技术方案，所述智能变电站以太网通信采用CPU和FPGA联合控制的硬件架构，其中，CPU主要做数据处理，FPGA负责接口操作和收发数据；其特征在于，所述方法包括以下步骤(I)CPU将待发报文及其对应的定时标志位发送给可编程逻辑阵列FPGA ；(2)可编程逻辑阵列FPGA收到CPU发送的报文和定时标志位后，监测待发报文队列中是否有定时报文，如果所述报文中没有定时报文，则按照顺序原则发送报文，如果有定时报文，则进入下一步骤；(3)计算定时报文之前报文队列的数据量D1，计算下一个定时脉冲到来之前的网络带宽D2，计算所述数据量Dl和所述的网络带宽D2之间差值D1-D2 ；(4)根据步骤(3)的计算结果，进行以下判断如果D1-D2X)，进入报文顺序调整流程、即步骤(5)；如果D1_D2〈=0，则计入报文顺序发送流程、即步骤(6)；(5)顺序调整流程，即将定时报文的前面一包报文顺序调整到该定时报文之后；然后返回步骤(3);(6)报文顺序发送流程，即按照报文排列顺序继续发送至MAC。 本专利技术具有以下有益效果(I) FPGA对数据流控处理，保证了良好的处理实时性；(2) FPGA的处理精度，保证了定时报文发送时刻的准确性；(3)有效减轻了 CPU的工作量，CPU可以不考虑定时报文的发送时刻，无需保证定时报文前面数据量对定时报文的影响，有效简化了 CPU的工作负荷。附图说明图1为智能变电站以太网通信数字硬件架构示意图；图2为周期性脉冲示意图；图3为传统数字设备报文发送顺序；图4为发送报文与脉冲关系示意图；图5为发送报文与脉冲关系示意图；图6为本专利技术CPU向FPGA发送报文顺序第一种实施例；图7为本专利技术CPU向FPGA发送报文顺序第二种实施例；图8为本专利技术CPU向FPGA发送报文顺序第三种实施例；图9为本专利技术CPU向FPGA发送报文顺序第四种实施例；图10为本专利技术用于智能变电站的以太网定时发送的优化方法流程示意图。具体实施例方式下面结合说明书附图对本专利技术的技术方案作进一步详细说明。本申请公开了，其步骤如附图10所示，包括步骤1:CPU将待发报文及其对应的定时标志位发送给可编程逻辑阵列FPGA ；如附图6-9所示，为本专利技术CPU传输给FPGA数据的4种格式，定时标志位和数据排列顺序不同，在附图6中是报文在前，而定时标志位在后，附图7与附图6的顺序相反。附图8是报文中先是连续的定时标志位，随后是连续的报文数据，附图9中的定时标志位和数据排列顺序与附图8相反。步骤2 :可编程逻辑阵列FPGA收到CPU发送的报文和定时标志位后，监测待发报文队列中是否有定时报文，如果所述报文中没有定时报文，则按照顺序原则发送报文，如果有定时报文，则进入下一步骤；步骤3:计算定时报文之前报文队列的数据量D1，计算下一个定时脉冲到来之前的网络带宽D2，计算所述数据量Dl和所述的网络带宽D2之间差值D1-D2 ；步骤4 :根据步骤(3)的计算结果，进行以下判断如果D1-D2X)，进入报文顺序调整流程、即步骤(5)；如果D1_D2〈=0，则计入报文顺序发送流程、即步骤(6)；步骤5 :顺序调整流程，即将定时报文的前面一包报文顺序调整到该定时报文之后；然后返回步骤(3); 步骤6 :报文顺序发送流程，即按照报文排列顺序继续发送至MAC。以上给出的实施例用以说明本专利技术和它的实际应用，并非对本专利技术作任何形式上的限制，任何一个本专业的技术人员在不偏离本专利技术技术方案的范围内，依据以上技术和方法作一定的修饰和变更当视为等同变化的等效实施例。本文档来自技高网...

【技术保护点】
一种用于智能变电站的以太网定时发送的优化方法，所述智能变电站以太网通信采用CPU和FPGA联合控制的硬件架构，其中，CPU主要做数据处理，FPGA负责接口操作和收发数据；其特征在于，所述方法包括以下步骤：（1）CPU将待发报文及其对应的定时标志位发送给可编程逻辑阵列FPGA；（2）可编程逻辑阵列FPGA收到CPU发送的报文和定时标志位后，监测待发报文队列中是否有定时报文，如果所述报文中没有定时报文，则按照顺序原则发送报文，如果有定时报文，则进入下一步骤；（3）计算定时报文之前报文队列的数据量D1，计算下一个定时脉冲到来之前的网络带宽D2，计算所述数据量D1和所述的网络带宽D2之间差值D1?D2；（4）根据步骤（3）的计算结果，进行以下判断：如果D1?D2>0，进入报文顺序调整流程、即步骤（5）；如果D1?D2<=0，则计入报文顺序发送流程、即步骤（6）；（5）顺序调整流程，即将定时报文的前面一包报文顺序调整到该定时报文之后；然后返回步骤（3）；（6）报文顺序发送流程，即按照报文排列顺序继续发送至MAC。

【技术特征摘要】
1.一种用于智能变电站的以太网定时发送的优化方法，所述智能变电站以太网通信采用CPU和FPGA联合控制的硬件架构，其中，CPU主要做数据处理，FPGA负责接口操作和收发数据；其特征在于，所述方法包括以下步骤 (1)CPU将待发报文及其对应的定时标志位发送给可编程逻辑阵列FPGA ； (2)可编程逻辑阵列FPGA收到CPU发送的报文和定时标志位后，监测待发报文队列中是否有定时报文，如果所述报文中没有定时报文，则按照顺序原则发送报文，如果有定时报文，则进入下一步骤； (3...

【专利技术属性】
技术研发人员：杨志涛，胡炯，徐刚，徐万方，周涛，刘涛，
申请(专利权)人：北京四方继保自动化股份有限公司，
类型：发明
国别省市：