移位寄存器单元及其驱动方法、栅极驱动电路与显示器件技术

本发明专利技术实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路与显示器件，涉及显示技术领域，可以改善下拉晶体管的阈值电压在直流偏压下漂移的问题，提高产品的显示质量。该移位寄存器单元包括：上拉模块、预充复位模块、下拉模块、下拉控制模块以及放电模块。本发明专利技术实施例用于实现从上至下或从下至上的栅极驱动扫描。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路与显示器件。
技术介绍
对于TFT-LCD(ThinFilm Transistor-Liquid Crystal Display,薄膜场效应晶体管液晶显示器)而言，实现一帧画面显示的基本原理是通过source (源)驱动将每一行像素所需的信号依次从上往下输出，再通过gate (栅极)驱动依次从上到下对每一像素行输入一定宽度的方波进行选通。目前，制造这样一种结构的显示器件通常是将gate驱动电路和source驱动电路通过COG (Chip On Glass，芯片直接固定在玻璃上)工艺黏结在玻璃面板上，但对于小尺寸的TFT-1XD而言，当分辨率较高时，gate驱动和source驱动的输出均较多，驱动电路的长度也将增大，这将不利于模组驱动电路的bonding(绑定)工艺。为了克服以上问题， 现有显示器件的制造常采用GOA(Gate Driver on Array,阵列基板行驱动)电路的设计，在不增加现有制程的基础上能够将gate驱动电路通过Array工艺集成在玻璃面板上，gate驱动电路的集成不但可以节省成本，对小尺寸TFT-LCD而言，减小了 bonding工艺的难度，同时还增加了面板的可靠性。现有技术中基本的GOA电路所包含的一个移位寄存器单元电路的结构可以如图1所示，包括用于预充电的晶体管Tl、用于复位的晶体管T2、用于上拉的晶体管T3以及用于下拉的晶体管T4。其中，晶体管Tl的栅极和漏极连接上级的输出信号Input (η-1);晶体管Tl和T4的栅极均与下级的输出信号Reset (n+1)连接，漏极均与低电平端Voff连接；晶体管T3的栅极通过电容Cl与时钟信号CLKl相连，漏极与时钟信号CLK2相连；节点P同样通过电容Cl与时钟信号CLKl相连，通过电容C2连接本级的输出信号Row(n)。当Input (η-1)为高电平时，Tl对节点P预充电，CLK2控制T3将输出信号Row(n)上拉为高电平；当Reset(n+1)为高电平时，T2对节点P进行复位，T4拉低本级输出信号Row (η)。这样一种移位寄存器单元的不足之处在于，下拉晶体管的阈值电压在直流偏压下会产生漂移，这将导致显示器件的亮度不均，影响产品的质量。
技术实现思路
本专利技术的实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路与显示器件，可以改善下拉晶体管的阈值电压在直流偏压下漂移的问题，提高产品的显示质量。为达到上述目的，本专利技术的实施例采用如下技术方案本专利技术实施例的一方面，提供一种移位寄存器单元，包括上拉模块、预充复位模块、下拉模块、下拉控制模块以及放电模块；所述上拉模块，连接预充复位模块、第一时钟信号和本级信号输出端，用于在所述预充复位模块和所述第一时钟信号的控制下将本级信号输出端输出的信号上拉为高电平；所述预充复位模块，还连接第一信号输入端和第二信号输入端，用于根据所述第一信号输入端输入的信号和所述第二信号输入端输入的信号对所述上拉模块进行预充或复位；所述下拉模块，连接所述预充复位模块、第一电压端、所述下拉控制模块和所述本级信号输出端，用于在所述下拉控制模块和所述预充复位模块的控制下将本级信号输出端输出的信号下拉为低电平；所述下拉控制模块，还连接所述第一时钟信号和第二时钟信号，用于根据所述第一时钟信号和所述第二时钟信号开启所述下拉模块；所述放电模块，连接所述下拉模块、所述上拉模块、所述本级信号输出端以及所述第一电压端，用于在所述上拉模块的输入信号和所述本级信号输出端输出的信号的控制下对所述下拉模块进行下拉。本专利技术实施例的另一方面,提供一种移位寄存器驱动方法,应用于如上任一所述移位寄存器单元，包括预充复位模块根据第一信号输入端输入的信号和第二信号输入端输入的信号对上拉模块进行预充；所述上拉模块上拉本级移位寄存器单元，使得本级信号输出端输出的信号为高电平；所述预充复位模块根据所述第一信号输入端输入的信号和所述第二信号输入端输入的信号对所述上拉模块进行复位，使得所述本级信号输出端输出的信号为低电平；下拉模块在下拉控制模块和所述预充复位模块的控制下将本级输出信号下拉为低电平；放电模块在所述上拉模块的输入信号和所述本级信号输出端输出的信号的控制下对所述下拉模块进行下拉。本专利技术实施例的另一方面，提供一种栅极驱动电路，包括多级如上任一所述的移位寄存器单元；除第一级移位寄存器单元外，其余每个移位寄存器单元的本级信号输出端连接与其相邻的上一级移位寄存器单元的第二信号输入端；除最后一级移位寄存器单元外，其余每个移位寄存器单元的本级信号输出端连接与其相邻的下一级移位寄存器单元的第一信号输入端。本专利技术实施例的又一方面，提供一种显示器件，包括如上所述的栅极驱动电路。本专利技术实施例提供的移位寄存器单元及其驱动方法、栅极驱动电路与显示器件，可以改善下拉晶体管的阈值电压在直流偏压下漂移的问题，提高了产品的显示质量。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有的一种应用于栅极驱动电路的移位寄存器的电路结构示意图；图2为本专利技术实施例提供的一种移位寄存器单元的结构示意图3为本专利技术实施例提供的一种移位寄存器单兀的电路结构不意图；图4为图3所示的移位寄存器单元工作时的各个信号的时序波形图；图5为本专利技术实施例提供的一种栅极驱动电路的电路结构示意图；图6为图5所示的栅极驱动电路从上至下扫描时的各个信号的时序波形图；图7为图5所示的栅极驱动电路从下至上扫描时的各个信号的时序波形图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是没有区别的。在本专利技术实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。此外，按照晶体管的特性区分可以将晶体管分为N型和P型，以下实施例均以N性晶体管为里进行说明，可以想到的是在采用P型晶体管实现时是本领域技术人员可在没有做出创造性劳动前提下轻易想到的，因此也是在本专利技术的实施例保护范围内的。本专利技术实施例提供的移位寄存器单元，如图2所示，包括上拉模块21、预充复位模块22、下拉模块23、下拉控制模块24以及放电模块25。其中，上拉模块21连接预充复位模块22、第一时钟信号CLK和本级信号输出端OUTPUT，用于在预充复位模块22和第一时钟信号CLK的控制下将本级信号输出端OUTPUT输出的信号上拉为高电平。预充复位模块22还连接第一信号输入端INPUTl和第二信号输入端INPUT2，用于根据第一信号输入端INPUTl输入的信号和第二信号输入端INPUT2输入的信号对本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：上拉模块、预充复位模块、下拉模块、下拉控制模块以及放电模块；所述上拉模块，连接预充复位模块、第一时钟信号和本级信号输出端，用于在所述预充复位模块和所述第一时钟信号的控制下将本级信号输出端输出的信号上拉为高电平；所述预充复位模块，还连接第一信号输入端和第二信号输入端，用于根据所述第一信号输入端输入的信号和所述第二信号输入端输入的信号对所述上拉模块进行预充或复位；所述下拉模块，连接所述预充复位模块、第一电压端、所述下拉控制模块和所述本级信号输出端，用于在所述下拉控制模块和所述预充复位模块的控制下将本级信号输出端输出的信号下拉为低电平；所述下拉控制模块，还连接所述第一时钟信号和第二时钟信号，用于根据所述第一时钟信号和所述第二时钟信号开启所述下拉模块；所述放电模块，连接所述下拉模块、所述上拉模块、所述本级信号输出端以及所述第一电压端，用于在所述上拉模块的输入信号和所述本级信号输出端输出的信号的控制下对所述下拉模块进行下拉。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括上拉模块、预充复位模块、下拉模块、下拉控制模块以及放电模块； 所述上拉模块，连接预充复位模块、第一时钟信号和本级信号输出端，用于在所述预充复位模块和所述第一时钟信号的控制下将本级信号输出端输出的信号上拉为高电平；所述预充复位模块，还连接第一信号输入端和第二信号输入端，用于根据所述第一信号输入端输入的信号和所述第二信号输入端输入的信号对所述上拉模块进行预充或复位； 所述下拉模块，连接所述预充复位模块、第一电压端、所述下拉控制模块和所述本级信号输出端，用于在所述下拉控制模块和所述预充复位模块的控制下将本级信号输出端输出的信号下拉为低电平； 所述下拉控制模块，还连接所述第一时钟信号和第二时钟信号，用于根据所述第一时钟信号和所述第二时钟信号开启所述下拉模块； 所述放电模块，连接所述下拉模块、所述上拉模块、所述本级信号输出端以及所述第一电压端，用于在所述上拉模块的输入信号和所述本级信号输出端输出的信号的控制下对所述下拉模块进行下拉。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉模块包括 第一晶体管，其源极连接所述本级信号输出端，栅极连接所述预充复位模块，漏极与所述第一时钟信号相连接； 电容，其并联于所述第一晶体管的源极和栅极之间。3.根据权利要求2所述的移位寄存器单元，其特征在于，所述预充复位模块包括 第二晶体管，其源极连接所述第一晶体管的栅极，栅极连接所述第一信号输入端，漏极与第二电压端相连接； 第三晶体管，其源极连接所述第一晶体管的栅极，栅极连接所述第二信号输入端，漏极与第三电压端相连接。4.根据权利要求3所述的移位寄存器单元，其特征在于，所述第一信号输入端输入上级移位寄存器单元输出的信号，所述第二信号输入端输入下级移位寄存器单元输出的信号; 当所述第二电压端输入高电平、所述第三电压端输入低电平时，上级移位寄存器单元输出的高电平通过所述预充复位模块对所述上拉模块进行预充，下级移位寄存器单元输出的高电平通过所述预充复位模块对所述上拉模块进行复位； 当所述第二电压端输入低电平、所述第三电压端输入高电平时，下级移位寄存器单元输出的高电平通过所述预充复位模块对所述上拉模块进行预充，上级移位寄存器单元输出的高电平通过所述预充复位模块对所述上拉模块进行复位。5.根据权利要求2所述的移位寄存器单元，其特征在于，所述下拉模块包括 第四晶体管，其源极连接所述第一电压端，栅极连接第九晶体管的源极，漏极连接所述第一晶体管的栅极； 第五晶体管，其源极连接所述第一电压端，栅极连接第七晶体管的源极，漏极连接所述本级信号输出端； 所述下拉控制模块包括第六晶体管，其源极连接所述第一电压端，...

【专利技术属性】
技术研发人员：吴博，祁小敬，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：