一种伪随机数生成器制造技术

本发明专利技术公开了一种伪随机数生成器，包括：晶振模块，PROM模块、FPGA模块和DAC模块。该晶振模块用于产生时钟频率；PROM模块用于控制和调用FPGA模块内部的逻辑门电路，以向FPGA模块下发指令；该FPGA模块用于以晶振时钟作为输入；并接收PROM模块下发的指令，根据预设的m序列的本原多项式，生成该m序列所对应的数字信号；该DAC模块用于将FPGA模块输出的数字信号转化为模拟信号并输出，以作为随机数源。本发明专利技术的生成器通过硬件来构建伪随机数生成器，其优点是产生的随机序列稳定性好，均匀性强，且基本不受外界影响，抗干扰能力强，且信号产生速率较快且可控，能随时改变随机数的随机性，控制输出形式，在信息安全领域具有很高的实用性。

【技术实现步骤摘要】

本专利技术涉及随机数密码学，且特别涉及一种基于m序列的伪随机数生成器。
技术介绍
随机数在密码学和安全信息系统中有着广泛的应用，随机数生成器有真随机和伪随机之分。实际上，伪随机数生成器产生的随机数并不是真的随机，且具有周期性，也就是说，其产生的随机数序列总会产生重复，不过如果产生器的周期足够长(至少要远远大于可能采集的随机数的长度)，那么这个随机数生成器产生的局部的随机序列也就和真随机序列看起来没有什么区别了。由于伪随机序列具有预见的可确定性、可重复产生和易于设计等特点，在数据传输的误码测试中被广泛采用。伪随机序列的良好统计特性体现在序列中两种元素“O”和“I”的个数几乎相等，若把η个同种元素连续出现叫一个长度为η的游程，则序列中长度为η的游程比长度为η+1的游程多一倍，同时伪随机序列具有类似白噪声的自相关函数。所以用伪随机序列作为通讯的测试信号测得的结果能正确反映传输质量水平。m序列又叫做伪随机序列、伪噪声码或伪随机码。可以预先确定并且可以重复实现的序列称为确定序列；既不能预先确定又不能重复实现的序列称随机序列；不能预先确定但可以重复产生的序列称伪随机序列。它是目前广泛应用的一种本文档来自技高网...

【技术保护点】
一种伪随机数生成器，其特征在于，包括：晶振模块（1），可编程存储器（2）、可编程门阵列模块（3）和数模转换器模块（4）；该晶振模块（1）用于产生预设频率的时钟；该可编程存储器模块（2）用于控制和调用可编程门阵列模块（3）内部的逻辑门电路，以向该可编程门阵列模块（3）下发指令；该可编程门阵列模块（3）用于以晶振模块（1）产生的时钟作为输入；并接收该可编程存储器模块（2）下发的指令，根据预设的m序列的本原多项式，生成该m序列所对应的数字信号；该数模转换器模块（4）用于将可编程门阵列模块（3）输出的数字信号转化为模拟信号并输出，以作为随机数源。

【技术特征摘要】
1.一种伪随机数生成器，其特征在于，包括晶振模块(1)，可编程存储器(2)、可编程门阵列模块(3)和数模转换器模块(4)； 该晶振模块(I)用于产生预设频率的时钟； 该可编程存储器模块(2)用于控制和调用可编程门阵列模块(3)内部的逻辑门电路，以向该可编程门阵列模块(3)下发指令； 该可编程门阵列模块(3)用于以晶振模块(I)产生的时钟作为输入；并接收该可编程存储器模块(2)下发的指令，根据预设的m序列的本原多项式，生成该m序列所对应的数字信号; 该数模转换器模块(4)用于将可编程门阵列模块(3)输出的数字信号转化为模拟信号并输出，以作为随机数源。2.根据权利要求1所述的伪随机数生成器，其特征在干，该可编程门阵列模块包括12个m序列等几率随机单元(31)及一个高斯生成単元(32 ); 每个m序列等几率随机单元(31)产生该m序列的对应的数字信号，且各m序列等几率随机单元(31)产生的m序列的初值不同...

【专利技术属性】
技术研发人员：周旭，张飞，
申请(专利权)人：中国科学院高能物理研究所，
类型：发明
国别省市：