【技术实现步骤摘要】
本专利技术属于航天数据处理
，具体涉及星载可重构协处理单元。
技术介绍
随着航天任务日益复杂化、多祥化，对星载计算机的功能设计和处理能力提出了更高的要求。传统星载计算机多采用通用微处理器或针对特定需求的ASIC的方法设计，通用微处理器系统功能由软件实现，这种设计方法具有较强灵活性，但系统性能低设计方法虽然系统性能较高，但升级能力差，而且一旦发生故障很难恢复。综上所述现有的微处理器系统功能技术存在系统性能低、升级能力差且一旦发生故障很难恢复的问题。
技术实现思路
本专利技术为了解决现有的微处理器系统功能技术存在系统性能低、升级能力差且ー旦发生故障很难恢复的问题，从而提出了星载可重构协处理单元。星载可重构协处理单元，它包括FPGA模块、第一NOR型FLASH内存、反熔丝FPGA芯片、第二 NOR型FLASH内存、第二代双倍数据率同步动态随机存取存储器(简称DDR2SDRAM，全称Double-Data-Rate Two Synchronous Dynamic Random AccessMemory)、本地存储总线(简称LMB总线,全称Local Memory B...
【技术保护点】
星载可重构协处理单元，其特征在于：它包括FPGA模块（1）、第一NOR型FLASH内存（2）、反熔丝FPGA芯片（3）、第二NOR型FLASH内存（4）、第二代双倍数据率同步动态随机存取存储器（5）、本地存储总线和处理器本地总线，FPGA模块（1）包括Power?PC微处理器（1?1）、接口单元（1?2）、速率阻尼算法区（1?3）、对日定向算法区（1?4）、对地定向算法区（1?5）、N个双端口随机存储器、FLASH接口单元（1?9）、SpaceWire编解码IP核（1?10）、SelectMap配置端口（1?11）、状态控制电路（1?12）和监测电路（1?13），其中，N大...
【技术特征摘要】
1.星载可重构协处理单元，其特征在于它包括FPGA模块(I)、第一NOR型FLASH内存(2)、反熔丝FPGA芯片(3)、第二 NOR型FLASH内存(4)、第二代双倍数据率同步动态随机存取存储器(5)、本地存储总线和处理器本地总线，FPGA模块(I)包括Power PC微处理器(1-1)、接口单元(1-2)、速率阻尼算法区(1-3)、对日定向算法区(1-4)、对地定向算法区(1-5)、N个双端口随机存储器、FLASH接口单元(1-9)、SpaceWire编解码IP核(1-10)、SelectMap配置端口( 1_11)、状态控制电路(1-12)和监测电路(1-13), 其中，N大于等于3， 监测电路(1-13)共有N个数据输入端和一个数据输出端， 反熔丝FPGA芯片(3)共有一个数据控制输入端、一个数据配置输出端和一个数据存储端， 所述的Power PC微处理器(1_1 )、接口单元(1_2)和N个双端口随机存储器均与本地存储总线连接， 接口单元(1-2)的数据存储端与第二代双倍数据率同步动态随机存取存储器(5)的数据存储端连接， 第一双端口随机存储器(1-6)的数据运算端与速率阻尼算法区(1-3)的数据端连接， 第一双端口随机存储器(1-6)的...
【专利技术属性】
技术研发人员：张迎春，束磊，刘源，李兵，罗红吉，潘小彤，黄瀚，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。