一种指令高速缓冲存储器制造技术

本发明专利技术涉及一种指令高速缓冲存储器（指令Cache），包括：标志缓冲器，其每一行用于存储一个指令地址标志位；多路存储单元，每一路存储单元对应所述标志缓冲器的每一行，每一路存储单元的每一行用于存储一个指令块及其对应的一个状态位；控制单元，用于将内核地址中的标志位与所述指令地址标志位相比较，按照内核地址中的索引位查询所述状态位，并且根据比较结果和查询结果对所述指令块的读取进行控制。本发明专利技术通过在指令Cache中增加标志缓冲器而消除标志存储器，使用标志缓冲器和状态位提前确定需要读取的指令Cache中数据存储器的路数，消除了冗余的读数据存储器的操作，减小了指令Cache的面积，有效降低了指令Cache的功耗。

【技术实现步骤摘要】

本专利技术涉及ー种指令高速缓冲存储器。
技术介绍
降低嵌入式系统的功耗能够延长电池的使用寿命。作为提高处理器内核取指令速度的关键部件，指令高速缓冲存储器(指令Cache)占据了系统很大一部分功耗，因为内核取指令几乎在程序执行的每个周期都发生。因此，有效降低指令Cache的功耗对于低功耗处理器的设计有着重要意义。传统的N路组相联方式的指令Cache结构如图1所示，每一路的结构都相同，主要由标志(tag)存储器、数据(da ta)存储器和状态位(st)组成。当内核访问指令Cache时，tag存储器根据内核地址的索引位(Index)作为地址读出标志位，并同时与内核地址中的Tag位进行比较，如果第i路读出的标志位与内核地址中的Tag位相等，则表示命中，将第i路读出的数据发送给处理器内核；如果全部不相等，则表示没有命中，这时会启动ー个访问主存的操作。为了达到处理器内核高速访问指令Cache的目的，指令Cache中tag存储器的访问和data存储器的访问是同时进行的。从N路组相联指令Cache的工作原理可以看出，内核的取指操作需要进行大量的读tag存储器操作和读冗余的data存储器操作，这个过本文档来自技高网...

【技术保护点】
一种指令高速缓冲存储器，包括：标志缓冲器，其每一行用于存储一个指令地址标志位；多路存储单元，每一路存储单元对应所述标志缓冲器的每一行，每一路存储单元的每一行用于存储一个指令块及其对应的一个状态位；以及控制单元，用于将内核地址中的标志位与所述指令地址标志位相比较，按照内核地址中的索引位查询所述状态位，并且根据比较结果和查询结果对所述指令块的读取进行控制。

【技术特征摘要】
1.一种指令高速缓冲存储器，包括 标志缓冲器，其每一行用于存储一个指令地址标志位； 多路存储单元，每一路存储单元对应所述标志缓冲器的每一行，每一路存储单元的每一行用于存储一个指令块及其对应的一个状态位；以及 控制单元，用于将内核地址中的标志位与所述指令地址标志位相比较，按照内核地址中的索引位查询所述状态位，并且根据比较结果和查询结果对所述指令块的读取进行控制。2.根据权利要求1所述的指令高速缓冲存储器，其中，所述比较结果是内核地址中的标志位与所述标志缓冲器中一个指令地址标志位相同，所述查询结果是所述状态位为有效，所述控制单元用于 根据所述索引位从所述多路存储单元中读取所述指令块。3.根据权利要求1所述的指令高速缓冲存储器，其中，所述比较结果是内核地址中的标志位与所述标志缓冲器中一个指令地址标志位相同，所述查询结果是所述状态位为无效，所述控制单元用于 根据所述内核地址从主存中读取指令块；以及 根据所述索引位将读取的指令块写入所述多路存储...

【专利技术属性】
技术研发人员：张铁军，李泉泉，高瑛珂，王东辉，洪缨，侯朝焕，
申请(专利权)人：中国科学院声学研究所，
类型：发明
国别省市：