高速缓存装置与高速缓存数据存取方法制造方法及图纸

本发明专利技术提供了高速缓存装置和高速缓存数据存取方法，该高速缓存数据存取方法适用于与一处理器及一主存储器电连接的高速缓存装置，该高速缓存装置包括具有多个储存组的一数据储存单元，每一储存组具有分别对应多个存取路径的多个储存组件，该高速缓存数据存取方法包含下列步骤：接收由该处理器所传送的一目标地址；根据该目标地址判断该数据储存单元中是否存有一目标数据；接收该目标数据；根据该目标地址所对应的该储存组的这些储存组件是否被标示为有效的以及该目标地址是否介于一锁定范围来选取一牺牲路径；以及将该目标数据写入该牺牲路径中。

【技术实现步骤摘要】

本专利技术关于一种，特别是指一种在一高速缓存中锁定并存取一关键数据的装置与方法。
技术介绍
现今一高速缓存(Cache Memory)已经被广泛应用于一处理单元(如一中央处理器(CPU))中，当该处理单元欲取得一目标数据时，若是该目标数据已存放于该高速缓存中，则可以有效提升该处理单元的存取效率。参阅图1，一处理单元11包括一处理器111与一高速缓存112。该处理器111由该高速缓存112中存取一目标数据，当该处理器111可以从该高速缓存112中取得该目标数据时，称之为快取命中(Cache hit)，反之，若无法从该高速缓存112中取得该目标数据时，称之为快取漏失(Cachemiss);当发生快取漏失时，该高速缓存112会从一主存储器(Mainmemory) 12中取得该目标数据。在美国公告专利号7228386所提出的一现有技术(以下称为第一现有技术)中，其针对一对应多个存取路径(Way)的高速缓存，利用一路径开启缓存器(Way enableregister)以控制每一个存取路径的开启或关闭。举例来说，参阅图2，假设一高速缓存41具有分别对应索引SI S8的八个储存组，每一储存组具有本文档来自技高网...

【技术保护点】
一种高速缓存数据存取方法，适用于与一处理器及一主存储器电连接的一高速缓存装置，所述高速缓存装置包括具有多个储存组的一数据储存单元，每一储存组具有分别对应多个存取路径的多个储存组件，所述高速缓存数据存取方法包含下列步骤：接收由所述处理器所传送的一目标地址；根据所述目标地址判断所述数据储存单元中是否存有一目标数据；接收所述目标数据；根据所述目标地址所对应的所述储存组的所述多个储存组件是否被标示为有效的以及所述目标地址是否介于一锁定范围来选取一牺牲路径；以及将所述目标数据写入所述牺牲路径中。

【技术特征摘要】
1.一种高速缓存数据存取方法，适用于与一处理器及一主存储器电连接的一高速缓存装置，所述高速缓存装置包括具有多个储存组的一数据储存单元，每一储存组具有分别对应多个存取路径的多个储存组件，所述高速缓存数据存取方法包含下列步骤 接收由所述处理器所传送的一目标地址； 根据所述目标地址判断所述数据储存单元中是否存有一目标数据； 接收所述目标数据； 根据所述目标地址所对应的所述储存组的所述多个储存组件是否被标示为有效的以及所述目标地址是否介于一锁定范围来选取一牺牲路径；以及 将所述目标数据写入所述牺牲路径中。2.根据权利要求1所述的高速缓存数据存取方法，其中，所述锁定范围大于所述数据储存单元的大小。3.根据权利要求1所述的高速缓存数据存取方法，其中 还根据所述目标地址所对应的所述储存组中对应于被标示为锁定的存取路径的所有储存组件是否被标示为关键的来选取所述牺牲路径。4.根据权利要求3所述的高速缓存数据存取方法，其中，选取所述牺牲路径的步骤包括以下子步骤 选择一被标示为锁定的存取路径作为所述牺牲路径，其中，所述存取路径对应于所述目标地址所对应的所述储存组中没被标示为关键的一储存组件。5.根据权利要求4所述的高速缓存数据存取方法，还包括以下步骤 当所述目标地址介于所述锁定范围时，将所述储存组件标示为关键的。6.根据权利要求3所述的高速缓存数据存取方法，其中，选取所述牺牲路径的步骤包括以下子步骤 选择一被标示为锁定的存取路径作为所述牺牲路径，其中，所述存取路径对应于所述目标地址所对应的所述储存组中没被标示为有效...

【专利技术属性】
技术研发人员：卢彦儒，黄朝玮，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：