一种FPGA/DSP嵌入式系统的程序更新方法，基于一种FPGA专用的主动串行配置芯片EPCS，通过嵌入式软核处理器NIOS?II和上位机建立通信，控制完成用户FPGA硬件配置数据和DSP应用程序数据的更新。相对于传统的FPGA/DSP+FLASH结构的嵌入式系统，本发明专利技术降低了FPGA/DSP嵌入式系统的板级PCB布线复杂度和系统体积的同时，满足了此类产品装配完成后JTAG接口不可见时，更新FPGA硬件配置数据和DSP应用程序数据的需求。
【技术实现步骤摘要】
本专利技术涉及一种FPGA/DSP架构的嵌入式系统的程序更新方法，属于FPGA/DSP架 构的嵌入式系统的软硬件设计
技术介绍
FPGA/DSP架构的嵌入式系统作为一种典型的嵌入式系统，具有较强的逻辑控制能 力和计算能力，在军事、医疗、工业等诸多场合下都有应用。通常，FPGA作为系统控制核心， 控制外围数据的采集，处理以及实现各种通信协议，DSP为系统的计算核心，负责实现系统 的核心算法，其通过EMIF和FPGA进行数据传递。通常，FPGA的硬件配置数据和DSP的应用程序数据都可通过JTAG接口烧写到外 部FLASH芯片中，但是，有些特定场合的产品在装配生产完毕后，JTAG接口对用户是不可见 的，此时只能借助产品固有的通信接口来完成这两部分程序数据的更新。另外，一般的并 行FLASH芯片，体积偏大，而且地址线和数据线占据较多的PCB布局布线资源，因此，这种 FPGA/DSP+FLASH结构的嵌入式系统不太适合一些对体积要求比较严格的应用场合。
技术实现思路
本专利技术所解决的问题是针对传统的FPGA/DSP+FLASH架构的嵌入式系统不足，提 出一种FPGA/DSP+EPCS架构的嵌入式硬件平台，并给出FPGA硬件配置数据和DSP应用程序 数据的更新方法。本专利技术的技术解决方案是一种FPGA/DSP嵌入式系统的程序更新方法，所述FPGA/DSP嵌入式系统包括FPGA 芯片、DSP芯片和EPCS芯片，所述程序更新方法步骤如下(I)将所述FPGA芯片设置为主动配置模式，并使能远程配置功能；(2)在FPGA芯片中实现NIOS II嵌入式软核处理器系统；(3)所述FPGA/DSP嵌入式系统上电之后，FPGA芯片通过主动配置模式完成自身配 置，所述NIOS II嵌入式软核处理器系统开始运行，等待接收上位机发送的程序更新指令；(4)如果所述NIOS II嵌入式软核处理器系统没有收到程序更新指令，NIOS II嵌 入式软核处理器系统完成正常系统启动；如果收到程序更新指令，则NIOS II嵌入式软核 处理器系统与上位机建立通信，将更新的用户FPGA配置数据或者是DSP芯片应用程序数据 写入EPCS芯片，即完成了 FPGA/DSP嵌入式系统的程序更新。所述NIOS II嵌入式软核处理器系统与上位机建立通信可以通过RS232接口、USB 接口或者以太网接口进行。所述步骤(4)中NIOS II嵌入式软核处理器系统完成正常系统启动通过如下步骤 进行(2.1)设置DSP为从SPI启动模式，(2. 2)所述NIOS II嵌入式软核处理器系统通过S PI接口与DSP芯片建立通信；(2. 3)NIOS II嵌入式软核处理器系统读取EPCS芯片中原有的DSP应用程序数据 并且写入DSP芯片的RAM中，之后控制DSP芯片启动；(2. 4) DSP芯片启动之后，NIOS II嵌入式软核处理器系统发起FPGA芯片重新配置 命令，FPGA芯片通过EPCS芯片中原有的用户FPGA配置数据完成第二次配置，即NIOS II嵌 入式软核处理器系统完成正常系统启动。本专利技术与现有技术相比的有益效果是相对于传统FPGA/DSP+FLASH架构的嵌入式硬件平台，专利技术用FPGA专用串行配置 芯片EPCS芯片代替并行FLASH芯片，串行配置芯片EPCS相比并行FLASH芯片，体积小，引 脚数量少，降低了板级PCB布线时的复杂度和产品的体积。专利技术充分运用FPGA的重配置特 性，通过嵌入式软核处理器NIOS II完成FPGA硬件配置数据和DSP应用程序数据的更新， 解决了 FPGA/DSP架构的嵌入式系统只能靠JTAG接口完成程序更新的局限性。附图说明图1为系统硬件结构框图 图2为EPCS中的程序地址分配图图3为NIOS II程序流程图图4为NIOS II与上位机的通信流程图图5为本专利技术方法流程图具体实施方式下面结合附图对本专利技术的具体实施方式进行进一步的详细描述。图1为本专利技术嵌入式系统的硬件结构。系统包括FPGA芯片、DSP芯片和EPCS芯 片，本专利技术选用ALTERA公司的eye lone III系列FPGA芯片，该系列FPGA支持远程配置技术。 选用TI公司的C67XX系列DSP芯片。FPGA专用配置芯片选用EPCS16，用来存储FPGA硬件 配置数据和DSP应用程序数据，其具有16Mbit的存储空间。FPGA外挂一片通讯接口芯片， 可作为用户通信接口，也用来和上位机的通信，实现程序的更新。如图5所示，本专利技术提供了一种FPGA/DSP嵌入式系统的程序更新方法，步骤如 下(I)将所述FPGA芯片设置为主动配置模式，并使能远程配置功能；(2)在FPGA芯片中实现NIOS II嵌入式软核处理器系统；(3)所述FPGA/DSP嵌入式系统上电之后，FPGA芯片通过主动配置模式完成自身配 置，所述NIOS II嵌入式软核处理器系统开始运行，等待接收上位机发送的程序更新指令；(4)如果所述NIOS II嵌入式软核处理器系统没有收到程序更新指令，NIOS II嵌 入式软核处理器系统完成正常系统启动；如果收到程序更新指令，则NIOS II嵌入式软核 处理器系统与上位机建立通信，将更新的用户FPGA配置数据或者是DSP芯片应用程序数据 写入EPCS芯片，即完成了 FPGA/DSP嵌入式系统的程序更新。NIOS II嵌入式软核处理器系统完成正常系统启动通过如下步骤进行(4.1)设置DSP为从SPI启动模式，(4. 2)所述NIOS II嵌入式软核处理器系统通过SPI接口与DSP芯片建立通信；(4. 3)NIOS II嵌入式软核处理器系统读取EPCS芯片中原有的DSP应用程序数据并且写入DSP芯片的RAM中，之后控制DSP芯片启动；(4. 4) DSP芯片启动之后，NIOS II嵌入式软核处理器系统发起FPGA芯片重新配置命令，FPGA芯片通过EPCS芯片中原有的用户FPGA配置数据完成第二次配置，即NIOS II嵌入式软核处理器系统完成正常系统启动。NIOS II嵌入式软核处理器系统与上位机建立通信可以通过RS232接口、USB接口或者以太网接口进行。基于Quartus II提供的SOPC builder构建NIOS II嵌入式软核处理器系统，如下表所示，本文档来自技高网...
【技术保护点】
一种FPGA/DSP嵌入式系统的程序更新方法，其特征在于：所述FPGA/DSP嵌入式系统包括FPGA芯片、DSP芯片和EPCS芯片，所述程序更新方法步骤如下：(1)将所述FPGA芯片设置为主动串行配置模式，使能远程配置功能；(2)在FPGA芯片中实现NIOS?II嵌入式软核处理器系统；(3)所述FPGA/DSP嵌入式系统上电之后，FPGA芯片通过主动串行配置模式完成自身配置，所述NIOS?II嵌入式软核处理器系统开始运行，等待接收上位机发送的程序更新指令；(4)如果所述NIOS?II嵌入式软核处理器系统没有收到程序更新指令，NIOS?II嵌入式软核处理器系统完成正常系统启动；如果收到程序更新指令，则NIOS?II嵌入式软核处理器系统与上位机建立通信，将更新的用户FPGA配置数据或者是DSP应用程序数据写入EPCS芯片，即完成了FPGA/DSP嵌入式系统的程序更新。
【技术特征摘要】
1.一种FPGA/DSP嵌入式系统的程序更新方法，其特征在于所述FPGA/DSP嵌入式系统包括FPGA芯片、DSP芯片和EPCS芯片， 所述程序更新方法步骤如下 (1)将所述FPGA芯片设置为主动串行配置模式，使能远程配置功能； (2)在FPGA芯片中实现NIOSII嵌入式软核处理器系统； (3)所述FPGA/DSP嵌入式系统上电之后，FPGA芯片通过主动串行配置模式完成自身配置，所述NIOS II嵌入式软核处理器系统开始运行，等待接收上位机发送的程序更新指令； (4)如果所述NIOSII嵌入式软核处理器系统没有收到程序更新指令，NIOS II嵌入式软核处理器系统完成正常系统启动；如果收到程序更新指令，则NIOS II嵌入式软核处理器系统与上位机建立通信，将更新的用户FPGA配置数据或者是DSP应用程序数据写入EPCS芯片，即完成了 FPGA/DSP嵌入式系统的程序更新。2.根据权利要求1所述的一种FPG...
【专利技术属性】
技术研发人员：阙兴涛，王磊，刘海涛，汪守利，王松，董帅，
申请(专利权)人：北京遥测技术研究所，航天长征火箭技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。