【技术实现步骤摘要】
高速缓冲存储器设备、处理器和信息处理装置对相关申请的交叉引用本申请要求于2011年9月16日提出的日本专利申请No. 2011-202740的优先权， 该专利申请的全部内容以引用的方式并入本文中。
这里所描述的各实施例一般涉及高速缓冲存储器设备、处理器以及信息处理装置。背景在信息处理装置中，处理器通过重复从外部输入数据、处理输入的数据以及将处 理的结果输出到外部，来执行程序。当没有要被执行的进程时，如当处理器等待从外部输入 数据时，或等待通过计时器设置的时间逝去时，处理器进入具有低功耗的待机模式。当处于 待机模式下的处理器被通过中断通知从外部输入数据、由计时器设置的时间逝去等等时， 处理器再次进入程序被执行并启动中断进程的模式(在下文中，简称为“执行模式”)。处于待机模式下的处理器通过对于布置在处理器内的各种模块(运算单元、高速 缓冲存储器等等)降低时钟的频率、停止时钟信号的供给、停止电能的供给等等，来降低功 耗。此时，停止向其供给时钟信号或电能的模块的数量越多，功耗降低的量就越多。特别是， 在高度集成的现代处理器中，由于泄漏电流等等，高速缓冲存储器的功耗高。...
【技术保护点】
一种高速缓冲存储在存储器设备中的数据或将要被存储在存储器设备中的数据的高速缓冲存储器设备，所述高速缓冲存储器设备包括：包括多个高速缓冲线的存储器区域；以及控制器，被配置成，当所述高速缓冲线之中的脏线的数量超过预定数量时，将所述脏线的数据写入到所述存储器设备中，所述脏线中的每一个包含未被写入在所述存储器设备中的数据。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：金井达徳，木村哲郎，藤崎浩一，外山春彦，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。