一种AMOLED面板行驱动的分区、寻址方法及其电路技术

本发明专利技术为了压缩AMOLED面板行寻址电路部分占用的空间、简化行寻址电路结构、增加单张基板切割面板数量，提出了一种AMOLED面板行驱动的分区、寻址方法及其电路。其分区方法中，被寻址的各像素行由一N维坐标标识区分，用于标识不同像素行的各维度坐标值为以1开始顺序编号至所有像素行均被编号的正整数的集合的各元素，同一维度的坐标值相同的行的集合作为一个分区，N为不大于像素行数的质因数数的正整数。本发明专利技术的行寻址电路使原本结构复杂的移位寄存器电路被组合逻辑单元及解码器单元所替代，可以有效减少了面板行寻址的电路规模，增加单张基板切割CELL的数量；同时行驱动电路规模的缩小，也会减少产品出现缺陷的概率。

【技术实现步骤摘要】

本专利技术属于显示
，涉及矩阵型显示面板的寻址方法及寻址电路，具体涉及一种有源矩阵有机发光二极体面板(Active Matrix/Organic Light Emitting Diode,AMOLED)行驱动的分区方法、寻址方法及寻址电路。
技术介绍
现有的AMOLED面板行驱动(Gate Drive)电路多采用TFT工艺制作在阵列(ARRAY)的周边。如图I所示，所述的行驱动电路主要包含移位寄存器(Shift register)、逻辑电路(Logic)、电平转换电路(Level shifter)和数字缓冲电路(Digital buffer)四部分。所述逻辑电路用于调整行扫描信号的输出，避免因行扫描信号延迟而带来的两根相邻扫描线之间信号重叠的影响，所述逻辑单元通常采用或门和与门串联的结构，常用于现有的TFT-LCD行驱动电路中；所述移位寄存器通过依次连接逻辑电路、电平转换电路和数字缓冲电路后与像素行连接，以保持与像素行的对应关系。其中移位寄存器在时钟信号(CPV)与扫描线的第一个同步信号(STV)的控制下完成行驱动寻址。以扫描一帧图像为例，现有的寻址电路的寻址过程如图2所示步骤1，行驱动同步信号STV输入到第一级移位寄存器，表示一帧扫描开始；步骤2，移位寄存器在行驱动时钟信号CPV和上一级移位寄存器输出信号的共同控制下进行进位操作，改变当前移位寄存器的输出状态；步骤3，所有的移位寄存器以步骤2的方式依次输出行驱动信号直到最后一行被选通，从而实现对AMOLED面板所有行的寻址。上述现有技术中的AMOLED面板行驱动寻址方式有以下特点1、由移位寄存器实现寻址功能；2、按从上到下(或从下到上)顺序逐行寻址，无分区或块的概念。然而，现有技术中用到的移位寄存器电路较复杂，使得行驱动电路(分布在面板周边水平方向)会占用较多的面板空间，影响单张基板切割面板数量；同时，随着电路的复杂程度增加，面板制作的难度也会增加，从而导致产品可靠性和生产良率降低。
技术实现思路
本专利技术的目的是为了压缩AMOLED面板行寻址电路部分占用的空间、简化行寻址电路结构、增加单张基板切割面板数量，提出了一种AMOLED面板行驱动的分区、寻址方法及其电路。本专利技术的技术方案是一种AMOLED面板行驱动的分区方法，其特征在于被寻址的各像素行由一 N维坐标标识区分，用于标识不同像素行的各维度坐标值为以I开始顺序编号至所有像素行均被编号的正整数的集合的各元素，同一维度的坐标值相同的行的集合作为一个分区，N为不大于像素行数的质因数数的正整数。为了解决上述问题，本专利技术还提出了一种与所述分区方法相应的寻址电路，包括，若干组逻辑电路、电平转换电路和数字缓冲电路，所述一组逻辑电路、电平转移电路和数字缓冲电路对应于一像素行，其特征在于，所述任一像素行对应一组合逻辑单元，所述任一组合逻辑单元还包括N个输入 端，所述任一组合逻辑单元的各输入端以对应像素行的N维坐标的各维度坐标值标号加以 区分，所述组合逻辑单元的输入端到输出端执行逻辑与或与非的动作；所述组合逻辑单元通过依次连接逻辑电路、电平转换电路和数字缓冲电路后与像 素行连接实现与像素行对应；还包括，解码单元，包括N组解码器，其中任一组解码器包括一个地址输入端和多个输出 选通端，所述输出选通端以像素行坐标的某一维度的坐标值一一对应标识加以区分，所述 不同的解码器对应的像素行坐标值的维度不同，所述输出选通端数与用于所述解码器标识 的相应的维度坐标最大值一致；控制单元，所述控制单元包含地址输出端，所述地址输出端与所述解码单元连接 用于向解码单元输入地址信息，所述控制单元用于生成所述地址信息；所述组合逻辑单元各输入端与相应坐标的解码器输出端对应，所述对应包括同时 满足组合逻辑单元输入端坐标的维度值与解码器对应的维度值相同和组合逻辑单元输入 端的坐标值与解码器的坐标值相同的条件。为了解决上述问题，本专利技术还提出了一种与所述行驱动的分区方法相应的寻址方 法，其特征在于，控制单元生成寻址信息，所述寻址信息输入解码单元，所述解码单元对地 址信息解码后输出给组合逻辑单元，组合逻辑单元根据解码单元输出的信息选通相应的像 素行。进一步的，所述地址信息包含与N组解码器对应的N维坐标信息，所述某一维度的 坐标信息被输入与该维度对应的一组解码器用于选通相应坐标信息对应的输出选通端。本专利技术的有益效果是本专利技术的行寻址电路使原本结构复杂的移位寄存器电路被 组合逻辑单元及解码器单元所替代，并且使用本专利技术的分区及寻址方法使面板上寻址用的 驱动电路单元减少，可以有效减少了面板行寻址的电路规模，压缩电路占用的面板空间，增 加单张基板切割CELL的数量；同时行驱动电路规模的缩小，也会减少产品出现缺陷的概 率，提高产品的可靠性以及良率，进一步达到提升产品性能和降低产品成本的目的。附图说明图I为现有的行驱动电路框图2为现有的行寻址方式工作原理的示意图3为本专利技术的一实施例的行分区示意图4为本专利技术的一实施例的行驱动的寻址电路框图5为本专利技术的一实施例的部分行与解码器单元对应关系示意图。附图标记说明控制器I、解码器单元2、解码器21、解码器输出端坐标22、逻辑单 元3、像素行4、像素行坐标41、第一像素行坐标411、第二像素行坐标412、第三像素行坐标 413、a为整数I到8的集合、b为整I到8的数集合、c整数I到12的集合。具体实施方式下面结合附图和具体实施例对本专利技术作进一步说明。如图3和图5所示，本实施例所述的一种AMOLED面板行驱动的分区方法，被寻址的各像素行4由一 N维坐标41标识用以区分，所述用于标识不同像素行4的各维度坐标值为以I开始顺序编号至所有像素行均被编号的正整数的集合的各元素，所述同一维度的坐标值相同的像素行的集合作为一个分区，N为不大于像素行数的质因数数的正整数。如图I、图3、图4及图5所示,本实施例所述的一种与所述行驱动的分区方法相应的寻址电路，包括，逻辑电路、电平转换电路和数字缓冲电路，所述一组逻辑电路、电平转换电路和数字缓冲电路对应于一行像素行4，所述任一像素行4对应一组合逻辑单元3，所述任一组合逻辑单元3还包括N个输入端，所述任一组合逻辑单元的各输入端以对应像素行4的N维坐标41的各维度坐标值标号加以区分，所述组合逻辑单元的输入端到输出端执行逻辑与或与非的动作；所述组合逻辑单元3通过依次连接逻辑电路、电平转换电路和数字缓冲电路后与像素行连接实现与像素行对应；还包括，解码单元2，包括N组解码器21，其中任一组解码器21包括一个地址输入端和多个输出选通端，所述输出选通端以像素行坐标41的某一维度的坐标值 对应标识成解码器输出端坐标22加以区分，所述不同的解码器21对应的像素行坐标值的维度不同，所述输出选通端数不小于用于所述解码单元标识的相应的维度坐标最大值；控制单元1，所述控制单元I包含地址输出端，所述地址输出端与所述解码单元2连接用于向解码单元2输入地址信息，所述控制单元用于生成所述地址信息；所述组合逻辑单元3各输入端与相应坐标的解码器21输出端对应，所述对应包括同时满足组合逻辑单元3输入端坐标的维度值与解码器21对应的维度值相同和组合逻辑单元3输入端的坐标值与解码器21的坐标值相同的条件。所述组合逻辑单元3具体通过逻辑与门或本文档来自技高网...

【技术保护点】
一种AMOLED面板行驱动的分区方法，其特征在于：被寻址的各像素行由一N维坐标标识区分，用于标识不同像素行的各维度坐标值为以1开始顺序编号至所有像素行均被编号的正整数的集合的各元素，同一维度的坐标值相同的行的集合作为一个分区，N为不大于像素行数的质因数数的正整数。

【技术特征摘要】

【专利技术属性】
技术研发人员：周刚，田朝勇，刘宏，
申请(专利权)人：四川虹视显示技术有限公司，
类型：发明
国别省市：