一种本地总线数据位宽的转换方法及装置制造方法及图纸

本申请公开了一种本地总线数据位宽的转换方法及装置，通过利用CPU的32比特操作指令会自动产生两个16比特的LOCAL?BUS操作指令的特点，由可编程逻辑单元通过暂存数据的办法完成16比特/32比特数据的转换，以实现高16比特和低16比特数据的“同时写入”或“同时读出”外设，使位宽转换操作指令对驱动软件来说没有感知。通过本方法实现的窄数据位宽CPU本地总线对宽数据位宽外设芯片的操作指令，可进一步减少驱动软件的工作量，提高CPU操作指令效率，降低系统开销。

【技术实现步骤摘要】

本申请涉及数据通信中通用中央处理器(CPU)系统应用领域，尤其涉及到一种本地总线(Local Bus)数据位宽的转换方法及装置。
技术介绍
在一些嵌入式系统设计中，CPU是通过Local Bus总线对实现特定功能的外设芯片进行通信和管理的。CPU和外设芯片的Local Bus总线位宽有可能不对称，现有技术中一般采取如下两种方式之一解决该问题方式1:重新选取CPU或外设芯片，使两者Local Bus总线对称，此方法的优点是不需要外加芯片桥接和外加任何处理，CPU就可以对外设芯片进行处理指令；但是通常情况下，由于CPU或外设芯片具有某种特殊功能，无可替代，并且重新选取CPU或外设芯片需要耗费大量的人力和物力，导致项目开发延期，使开发出的产品失去时效等严重后果。方式2 :选用复杂可编程逻辑器件(CPLD, Complex Programmable Logic Device)或现场可编程门阵列(FPGA, Field — Programmable Gate Array)等可编程逻辑芯片进行位宽转换。如图1所示为某系统中CPU对外设芯片管理的硬件框图。CPU IOf的和CPLD102通过位宽本文档来自技高网...

【技术保护点】
一种本地总线数据位宽的转换方法，其特征在于，包括：CPU将收到的32比特的写指令转换为两个16比特写操作指令;可编程逻辑单元将CPU第一个16比特写操作指令中的数据和高位地址暂存起来；可编程逻辑单元向CPU发出一个外部地址终止信号/TA终止第一个16比特写操作指令；CPU发出第二个16比特写操作指令至可编程逻辑单元，可编程逻辑单元把暂存的第一个16比特写操作指令的高位地址与第二个16比特写操作指令中的低位地址组合后发送到外设芯片的地址信号引脚上；可编程逻辑单元把CPU发过来的第二个16比特写操作指令中的数据与可编程逻辑单元暂存的第一个16比特写操作指令中的数据发送至外设芯片的32比特数据总线上...

【技术特征摘要】

【专利技术属性】
技术研发人员：郑梦蛟，李建国，
申请(专利权)人：迈普通信技术股份有限公司，
类型：发明
国别省市：