本发明专利技术公开了一种自供电的源极驱动电路及应用其的开关电源，其在所述第一晶体管导通时，所述功率级电路中的主功率管的源极电压下降，当其栅源电压到达其导通阈值电压时，所述主功率管导通；在所述第一晶体管关断后，通过延迟电路控制所述主功率管延迟一段时间再关断，以保证所述供电电容能够充电至所述控制电路的期望供电电压。通过本发明专利技术的技术方案可以保证供电电容有足够的充电时间和充电能量，在不需要增加电容的情况下，可满足芯片的供电要求。
【技术实现步骤摘要】
本专利技术涉及电源领域，更具体地说，涉及一种自供电的源极驱动电路及应用其的开关电源。
技术介绍
源极驱动方式由于其低功耗高效率被广泛应用于开关电源中，其主要原理为将主功率管的栅极电压固定在一定的数值，通过改变其源极电压从而控制主功率管的开关状态。如图I所示，为现有技术中一种采用源极驱动的电路图，所述源极驱动电路包括有一第一晶体管、馈流二极管和供电电容，所述第一晶体管的一功率端与所述主功率管的源极连接，另一功率端接地；所述供电电容一端接所述主功率管的控制端，另一端接地；所述馈流二极管的阳极接所述主功率管和所述第一晶体管的公共连接点，其阴极接所述供电电容和所述主功率管的控制端之间。其源极驱动的基本原理为通过所述第一晶体管Qs的开关状态来控制主功率管Qm的开关状态，当所述第一晶体管Qs导通时，所述主功率管Qm的源极电压降低，当其栅源电压到达其导通阈值电压时，主功率管Qm导通；当所述第一晶体管Qs关断时，所述主功率管Qm的源极电压升高，当其栅源电压小于导通阈值电压时，主功率管Qm关断。所述开关电源中还包括一控制电路，其产生一 PWM控制信号以控制所述第一晶体管免的开关状态，所述供电电容(^给所述控制电路提供供电电压。如图I中所示，当主功率管Qm关断后，功率级电路中的电流通过主功率管Qm的漏源间寄生电容Cds，馈流二极管D’对所述供电电容Ch充电。但是这种方法的不足之处在于当输入电压较低时，主功率管的漏源极间的寄生电容很小，往往很难保证供电电容Ch能够充电到足够大的电压值，以至于不能提供所述控制电路所需要的供电电压。因此，为保证控制电路的正常供电，需要在主功率管的漏源之间外加一个电容，以加大寄生电容的容值来提高主功率管关断时主电路电流对供电电容Ch充电的能量，但这种方式会增加开关损耗。
技术实现思路
有鉴于此，本专利技术提供了一种自供电的源极驱动电路，其通过延迟电路控制在第一晶体管关断后，所述主功率管延迟一段时间再关断，这样可以保证供电电容有足够的充电时间和充电能量可充电到至控制电路所需要的供电电压。解决了由于供电电容上的储能不够而使芯片无法正常工作的问题。依据本专利技术的一种自供电的源极驱动电路，应用于开关电源中，所述开关电源包括有一功率级电路，所述源极驱动电路包括有一第一晶体管、馈流二极管和供电电容，所述源极驱动电路还包括一延迟电路，所述第一晶体管由一 PWM控制信号控制其开关状态当所述第一晶体管导通时，所述功率级电路中的主功率管的源极电压下降，当其栅源电压到达其导通阈值电压时，所述主功率管导通；当所述第一晶体管关断时，所述延迟电路控制所述主功率管延迟关断，以使所述供电电容充电时间足够，其两端电压能够上升为一参考电压值。进一步的，所述延迟电路包括一第一齐纳二极管和第一二极管，所述第一齐纳二极管的阴极连接到所述主功率管的控制端，其阳极接地；所述第一二极管的阴极接在所述第一齐纳二极管的阴极和所述主功率管的控制端的公共连接点，其阳极连接在所述供电电容和所述馈流二极管的公共连接点。优选的，所述第一齐纳二极管的击穿电压为所述参考电压值与所述主功率管的导通阈值电压之和。 进一步的，所述延迟电路还包括第一开关管和第一电阻，所述第一电阻串接在所述第一齐纳二极管的阴极和所述主功率管的控制端之间；所述第一开关管的第一功率端接所述第一电阻和所述主功率管的控制端的公共连接点，其第二功率端接地，其控制端接所述第一电阻和所述第一齐纳二极管的公共连接点；其中，所述第一开关管为P型晶体管。进一步的，所述延迟电路还包括第二开关管，所述第一齐纳二极管的击穿电压为所述参考电压值，所述第二开关管的第一功率端接所述第一齐纳二极管的阳极，其第二功率端接地，所述第二开关管在所述第一晶体管关断之前的任意一时刻关断，在所述供电电容充电至所述控制电路的期望供电电压时导通。进一步的，所述延迟电路还包括第三开关管和第二电阻，所述第二电阻串接在所述第一齐纳二极管的阴极和所述主功率管的控制端之间；所述第三开关管的第一功率端接所述第二电阻和所述主功率管的控制端的公共连接点，其第二功率端接在所述供电电容和所述馈流二极管的公共连接点；其控制端接所述第二电阻和所述第一齐纳二极管的公共连接点；其中，所述第三开关管为P型晶体管。进一步的，所述延迟电路包括第二二极管和第三电阻，所述第二二极管的阴极接所述主功率管的控制端，其阳极接在所述供电电容和所述馈流二极管的公共连接点；所述第三电阻与所述第二二极管并联连接。依据本专利技术的一种开关电源，包括功率级电路、控制电路和所述的源极驱动电路，所述源极驱动电路接收所述控制电路输出的PWM控制信号以对所述功率级电路中的主功率管进行驱动；其中，所述源极驱动电路中的供电电容为所述控制电路提供供电电压，且所述供电电容两端电压充电至参考电压值，所述参考电压值为所述控制电路的期望供电电压。经由上述的技术方案可知，依据本专利技术的实施例的自供电的源极驱动电路具有以下优点，其通过延迟电路可以使得第一晶体管关断后，所述主功率管延迟一段时间再关断，可以保证供电电容有足够的充电时间和充电能量，在不需要增加电容的情况下，可满足控制芯片的供电要求。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图I所示为现有技术中一种采用源极驱动的电路图；图2所示为依据本专利技术的一种自供电的源极驱动电路的第一实施例的电路图；图3所示为依据本专利技术的一种自供电的源极驱动电路的第二实施例的电路图；图4A所示为依据本专利技术的一种自供电的源极驱动电路的第三实施例的电路图；图4B所示为图4A中所示第一控制电路的具体电路图；图4C所示为图4A中所示电路图的工作波形图；图5所示为依据本专利技术的一种自供电的源极驱动电路的第四实施例的电路图； 图6所示为依据本专利技术的一种自供电的源极驱动电路的第五实施例的电路图；图7所示为依据本专利技术的一种自供电的源极驱动电路的第六实施例的电路图。具体实施例方式以下结合附图对本专利技术的几个优选实施例进行详细描述，但本专利技术并不仅仅限于这些实施例。本专利技术涵盖任何在本专利技术的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本专利技术有彻底的了解，在以下本专利技术优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本专利技术。参考图2，所示为依据本专利技术的一种自供电的源极驱动电路的第一实施例的电路图，所述源极驱动电路应用于一开关电源中，所述开关电源中包括有一功率级电路和控制电路，如图2中所示功率级电路为降压型拓扑结构，所述功率级电路中包括有一主功率管Q ,所述源极驱动电路接收所述控制电路输出的PWM控制信号以对所述主功率管Qm进行驱动。其中，所述源极驱动电路中包含有一第一晶体管Qs、馈流二极管D’和供电电容Ch，其中，所述PWM控制信号用以控制所述第一晶体管Qs的开关状态，所述供电电容Ch为所述控制电路提供供电电压。进一步的，所述源极驱动电路还包括一延迟电路，所述延迟电路用以控制在所述第一晶体管Qs关断后，控制所述主功率管Qm延迟一段时间再关断，以保证所本文档来自技高网...
【技术保护点】
一种自供电的源极驱动电路，应用于开关电源中，所述开关电源包括有一功率级电路，所述源极驱动电路包括有一第一晶体管、馈流二极管和供电电容，其特征在于，所述源极驱动电路还包括一延迟电路，所述第一晶体管由一PWM控制信号控制其开关状态：当所述第一晶体管导通时，所述功率级电路中的主功率管的源极电压下降，当其栅源电压到达其导通阈值电压时，所述主功率管导通；当所述第一晶体管关断时，所述延迟电路控制所述主功率管延迟关断，以使所述供电电容充电时间足够，其两端电压能够上升为一参考电压值。
【技术特征摘要】
【专利技术属性】
技术研发人员：邓建，刘国家，
申请(专利权)人：矽力杰半导体技术杭州有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。