采样时钟同步的方法及系统技术方案

本发明专利技术适用于工业控制领域，提供了一种实现采样时钟同步的方法，包括以下步骤：接收外部晶振提供的晶振脉冲信号并产生计数脉冲信号；接收所述计数脉冲信号并计数，预设计数量N计数完毕后输出采样脉冲信号；接收外部输入的时钟脉冲信号统计时钟脉冲信号周期内以及所述时钟脉冲信号周期与采样脉冲信号周期之间的计数脉冲信号的误差量；根据所述误差量改变所述预设计数量N。通过引入外部稳定的时钟脉冲信号对晶振脉冲信号的固有误差、工作环境温度变化影响等方面所引起计数脉冲信号触发采样脉冲信号时所产生的误差进行调整，可以尽量减少晶振频率本身存在的误差以及消除累积误差对采样脉冲的影响，克服了采样脉冲时钟的存在误差累积。

【技术实现步骤摘要】

本专利技术属于工业控制领域，尤其涉及一种实现采样时钟同步的方法及系统。
技术介绍
在智能电网建设中，很多地方都对异地数据采集同步有相当高的要求，例如数字化变电站中的合并单元之间，广域向量测量系统中的PMU(Phasor Measurement Unit,相量测量单元)之间、不同变电站间的故障录波装置等。目前一般实现采集装置间数据同步的方式有两种方法一是多装置间采用相同的采样脉冲实现，同一采样脉冲通过硬件连接接入各采集装置中，使得各设备采样同步，如图I所示；另一种是通过统一时钟脉冲信号(例如GPS时钟、北斗时钟等)，所有装置通过某种对时方式实现装置时钟的同步，然后通过实现采样脉冲信号与装置时钟脉冲信号同步的方 式实现装置间采样时钟的同步，如图2所示。前述的方法一中采用硬件连接的脉冲信号，不适于相互间距离较远的设备间进行数据采样同步，而且需要考虑硬件信号的驱动能力和抗干扰能力以支持多装置间的级联，一旦发生脉冲丢失，则可能无法自动修复。方法二中一般是通过在时钟脉冲信号(秒脉冲)到达时，调整采样脉冲发出的时刻，从而实现不同装置的采样脉冲重新同步，此时刻的采样脉冲与前一采样脉冲间的时间间隔实际上包括了采样脉冲时钟的累积误差。为了控制采样精度，因此，一般需要采用精度高的采样晶振，确保在两次调整采样脉冲时钟之间的积累误差较小，因此相对硬件要求和成本较高。
技术实现思路
本专利技术实施例的目的在于提供一种实现采样时钟同步的方法，旨在解决传统采样脉冲时钟的存在误差累积、对硬件要求和成本较高的问题。本专利技术实施例是这样实现的，一种实现采样时钟同步的方法，包括以下步骤接收外部晶振提供的晶振脉冲信号并产生计数脉冲信号；接收所述计数脉冲信号并计数，预设计数量N计数完毕后输出采样脉冲信号；接收外部输入的时钟脉冲信号，统计时钟脉冲信号周期内以及所述时钟脉冲信号周期与采样脉冲信号周期之间的计数脉冲信号的误差量；根据所述误差量改变所述预设计数量N。上述实现采样时钟同步的方法通过引入外部稳定的时钟脉冲信号对晶振脉冲信号的固有误差、工作环境温度变化影响等方面所引起计数脉冲信号触发采样脉冲信号时所产生的误差进行调整，由于外部输入的时钟脉冲信号具有很高的精度，通过将时钟脉冲信号、计数脉冲信号、采样脉冲信号进行比较，统计时钟脉冲信号周期内和与采样脉冲信号周期之间的计数脉冲信号误差并进行调整，通过这种方案可以尽量减少晶振频率本身存在的误差以及消除累积误差对采样脉冲的影响，克服了采样脉冲时钟的存在误差累积、以及需要强的驱动能力和抗干扰能力弱点。本专利技术实施例的另一目的在于提供一种采样时钟同步的系统，包括分频器，接收外部晶振提供的晶振脉冲信号并产生计数脉冲信号；与所述分频器连接的采样脉冲发生器，用于接收所述计数脉冲信号并计数，所述预设计数量N计数完毕后输出采样脉冲信号；信号比较单元，分别与所述分频器和采样脉冲发生器连接，所述信号比较单元接收外部输入的时钟脉冲信号统计时钟脉冲信号周期内以及所述时钟脉冲信号周期与采样脉冲信号周期之间的计数脉冲信号的误差量；采样脉冲调整单元，分别与所述信号比较单元和采样脉冲发生器连接，根据所述误差量改变所述预设计数量N。上述采样时钟同步的系统通过实时动态检测晶振脉冲信号的频率，由于时间衰变或者温漂等影响当出现晶振频率与理论值误差较大的情况下，将采样脉冲信号与时钟脉冲 信号进行同步消除累积误差的处理，及时消除晶振误差导致的采样脉冲信号偏移，实现了长时间连续采样时采样点数保持准确。可以直接调整采样脉冲信号的输出，使得在晶振频率误差较大的情况下也可以实现较精确的采样脉冲。附图说明图I是一传统的采样时钟同步的系统的模块框图；图2是另一传统的采样时钟同步的系统的模块框图；图3是本专利技术一实施例提供的采样时钟同步的方法流程图；图4是本专利技术另一实施例提供的获取采样脉冲信号方法流程图；图5是采样脉冲信号时和钟脉冲信号零时刻同步和不同步对比图；图6是；本专利技术一实施例提供的根据误差量调整采样脉冲信号输出时刻的流程图；图7是本专利技术一实施例提供的获取时钟周期内计数脉冲信号量的流程图；图8是本专利技术一实施例提供的统计时钟周期内和与采样周期之间计数脉冲信号量的流程图；图9是本专利技术一实施例提供的统计时钟周期与采样周期之间计数脉冲信号量的流程图；图10本专利技术另一实施例提供的根据误差量调整采样脉冲信号输出时刻的流程图；图11本专利技术一实施例提供的的实现采样时钟同步的系统模块框图。具体实施例方式为了使本专利技术要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。如图3所示，为一优选实施例中的实现采样时钟同步的方法的流程图，该实现采样时钟同步的方法是基于可编程门电路集成芯片实现的，本实施例中主要是在CPLD (Complex Programmable Logic Device,复杂可编程逻辑器件)逻辑芯片中利用逻辑电路设计实现相应的时钟脉冲信号比较、采样脉冲生成、采样脉冲调整等功能，最终实现外部晶振脉冲信号输入、时钟脉冲信号输入，输出同步的米样脉冲信号，在其他实施例中，本实现采样时钟同步的方法也可以是基于FPGA(Field — Programmable Gate Array,即现场可编程门阵列)逻辑芯片实现，采样时钟同步的方法包括以下步骤步骤S10，接收外部晶振提供的晶振脉冲信号并产生计数脉冲信号。具体地，由分频器接收外部晶振提供的晶振信号并对其进行分频以产生所需频率的计数脉冲信号。步骤S20，接收所述计数脉冲信号并计数，预设计数量N计数完毕后输出采样脉冲信号。CPLD逻辑芯片的采样脉冲发生器负责根据计数脉冲信号对采样脉冲计数器进行减I计数，当脉冲计数器值的计数值预设计数量N为零时，输出一个采样脉冲。需要说明的是，本专利技术的实施例中所提到的预设计数量N为采样脉冲发生器中的采样脉冲计数器的预设计数次数，同时，预设计数量N被作为采样脉冲寄存器的值存储。步骤S30，接收外部输入的时钟脉冲信号，统计时钟脉冲信号周期内以及所述时钟 脉冲信号周期与采样脉冲信号周期之间的计数脉冲信号的误差量。具体地，采用双计数器实现对采样脉冲信号输出时刻的校正控制，一个计数器统计一个时钟脉冲信号周期内计数脉冲信号的数量值与预设数值之间的误差值；另一个统计上一次采样脉冲信号发出后到时钟脉冲信号到达时的计数脉冲信号数量与所述预设数值N之间的误差值，用以实现调整采样脉冲计数器的预设计数量N。步骤S40，根据所述误差量改变所述预设计数量N。具体地，将上述统计得到的误差量，即一个时钟脉冲信号周期内或与采样脉冲信号之间计数脉冲信号的数量值与预设数值之间的误差值，根据误差量对预存储在采样脉冲寄存器中的预设计数量N进行重设，实现调整采样脉冲信号的输出时刻。上述实现采样时钟同步的方法通过引入外部稳定的时钟脉冲信号对晶振脉冲信号的固有误差、工作环境温度变化影响等方面所引起计数脉冲信号触发采样脉冲信号时所产生的误差进行调整，由于外部输入的时钟脉冲信号具有很高的精度，通过将时钟脉冲信号、计数脉冲信号、采样脉冲信号进行比较，统计时钟脉冲信号周期内和时钟脉冲信号周期与采样脉冲信号周期之间的计数脉冲信号误差并进本文档来自技高网...

【技术保护点】
一种实现采样时钟同步的方法，其特征在于，包括以下步骤：接收外部晶振提供的晶振脉冲信号并产生计数脉冲信号；接收所述计数脉冲信号并计数，预设计数量N计数完毕后输出采样脉冲信号；接收外部输入的时钟脉冲信号，统计时钟脉冲信号周期内以及所述时钟脉冲信号周期与采样脉冲信号周期之间的计数脉冲信号的误差量；根据所述误差量改变所述预设计数量N。

【技术特征摘要】
1.一种实现采样时钟同步的方法，其特征在于，包括以下步骤 接收外部晶振提供的晶振脉冲信号并产生计数脉冲信号； 接收所述计数脉冲信号并计数，预设计数量N计数完毕后输出采样脉冲信号； 接收外部输入的时钟脉冲信号，统计时钟脉冲信号周期内以及所述时钟脉冲信号周期与采样脉冲信号周期之间的计数脉冲信号的误差量； 根据所述误差量改变所述预设计数量N。2.如权利要求I所述的实现采样时钟同步的方法，其特征在于，所述接收外部输入的时钟脉冲信号，统计时钟脉冲信号周期内以及所述时钟脉冲信号周期与采样脉冲信号周期之间的计数脉冲信号的误差量的步骤具体为 统计所述一个时钟脉冲信号周期内产生每个所述采样脉冲信号的所述计数脉冲信号的计数脉冲数量N’。3.如权利要求I或2所述的实现采样时钟同步的方法，其特征在于，所述接收外部输入的时钟脉冲信号，统计时钟脉冲信号周期内以及所述时钟脉冲信号周期与采样脉冲信号周期之间的计数脉冲信号的误差量的步骤具体为 统计所述时钟脉冲信号周期内所述计数脉冲信号的数量NO ； 计算所述采样脉冲信号周期内的计数脉冲信号的计数脉冲数量N’，N’ =N0/f，其中，所述采样脉冲信号的频率f; 将所述计数脉冲数量N’作为计数脉冲寄存器的值存储。4.如权利要求3所述的实现采样时钟同步的方法，其特征在于，所述根据所述误差量改变所述预设计数量N的步骤具体为 判断所述时钟脉冲信号到达后所述计数脉冲数量N’是否与所述预设计数量N不相等，若是，则重设预设计数量N为N’ ；若否，则所述预设计数量N不变。5.如权利要求2所述的实现采样时钟同步的方法，其特征在于，在所述统计所述一个时钟脉冲信号周期内产生每个所述采样脉冲信号的所述计数脉冲信号的计数脉冲数量N’的步骤后还包括 统计上一次所述采样脉冲信号发出后到所述时钟脉冲信号到达时的计数脉冲信号数量Wa与所述预设计数量N之间的脉冲积累误差量Wn的步骤。6.如权利要求5所述的实现采样时钟同步的方法，其特征在于，统计上一次所述采样脉冲信号发出后到所述时钟脉冲信号到达时的计数脉冲信号数量Wa与所述预设计数量N之间的脉冲积累误差量fc的步骤具体为 统计上一次所述采样脉冲信号发出后到所述时钟脉冲信号到达时的计数脉冲信号数量Wa ； 计算所述计数脉冲信号的脉冲积累误差量Wn，如果Wa彡N/2,则Wn = ffa-Ν,否则Wn=Wa ； 将所述脉冲积累误差量fc的绝对值作为积累误差寄存器的值存储。7.如权利要求6所述的实现采样时钟同步的方法，其特征在于，所述根据所述误差量改变所述预设计数量N的步骤具体为 判断所述时钟脉冲信号到达后所述计数脉冲数量N’是否与所述预设计数量N不相等，若是，则重设所述预设计数量N为N’并将所述积累误差寄存器置O ;若否，则所述预设计数量N不变； 判断所述脉冲积累误差量fc是否大于O ;若否，则减少所述预设计数量N的值，减少总数为Wn的绝对值，若是，则增加所述预设计数量N的值，增加总数为Wn的值。8.如权利要求7所述的实现采样时钟同步的方法，其特征在于，所述减少所述预设计数量N的值，减少总数为Wn的绝对值的步骤具体为 判断所述脉冲积累误差量fc小于O后的Wn的绝对值次的所述采样脉冲信号的输出中，每次减少所述预设计数量N的值为I ; 所述增加所述预设计数量N的值，增加总数为Wn的值的步骤具体为 判断所述脉冲积累误差量fc大于O后的Wn的绝对值次的所述采样脉冲信号的输出中，每次增加所述预设计数量N的值为I。9.一种实现采样时钟同步的系统，其特征在于，包括 分频器，接收外部晶振提供的晶振脉冲信号并产生计数脉冲信号； 与所述分频器连接的采样脉冲发生器，用于接收所述计数脉冲信号并计数，预设计数量N计数完毕后输出采样脉冲信号； 信号比较单元，分别与所述分频器和采样脉冲发生器连接，所述信号比较单元接收外部输...

【专利技术属性】
技术研发人员：赖晓明，
申请(专利权)人：航天科工深圳集团有限公司，
类型：发明
国别省市：