【技术实现步骤摘要】
本专利技术属于测试性技术，涉及。
技术介绍
随着大规模集成电路的发展和应用，电子设备集成度越来越高、功能越来越复杂，随之而来的是故障模式的多样化，并体现出较强的耦合性和关联性，一种故障发生时会引起多个故障同时发生，导致故障检测和隔离时间长、难度大，维修工作量迅速增加。机内测试(Built-in test, BIT)技术是系统或设备依靠其内部检测电路和检测软件来完成系统或设备工作参数监测、故障检测和隔离的综合能力。现有的BIT工程设计方法主要有参数比较法和边界扫描法。参数比较法是通过与正常工作参数比较来检测和隔离故障，参数比较法主要依赖设计人员的工程经验，由于电子设备故障模式多、关联性强、表征参数多，设计人员要花大量时间确定测试点、监测参数与故障之间的关系，且准确性不高；边界扫描法虽然能够将故障隔离到器件，但其只适用于具有边界扫描功能的器件，且难以在电路正常工作时进行边界扫描，因此边界扫描法的使用具有一定的局限性。目前的BIT测试设计方法中对各测试点和测试项的考虑，主要基于故障模式的检测和隔离，在设计过程中仅注重测试点的检测隔离效果、实现难易程度和给系统附加的影响，较少顾及各测试点的平均故障间隔时间和测试成本，最终得到的测试点个数较多，可能存在设计冗余，致使产品系统复杂度高，可靠性下降，测试成本高，测试周期长，对人员需求高；同时存在对故障模式的检测隔离方法分配困难等问题。
技术实现思路
本专利技术的目的是提出一种测试准确性高、故障源查找速度快的。本专利技术的技术解决方案是，步骤一建立相关性模型的数学模型，相关性模型的数学模型的依存矩阵表示
【技术保护点】
一种基于相关性模型的机内测试设计方法，其特征是，步骤一：建立相关性模型的数学模型，相关性模型的数学模型的依存矩阵表示：00...0...0d11d12...d1j...d1qd21d22...d2j...d2q..................di1di2...dij...diq..................dp1dp2...dpj...dpq其中故障模式总数为p，测试的个数为q，矩阵的第i行[di1？？di2…diq]表示的是产品第i个故障模式和每一个测试上的相关性，矩阵的第j列[d1j？？d2j…dpj]T，表示的是第j个测试和每个故障模式之间的相关性，当dij=0时，表示第i个故障模式和第j个测试不相关，当dij=1时，表示第i个故障模式和第j个测试相关；步骤二：简化依存矩阵，简化依存矩阵包括消除冗余测试和合并模糊组两部分，消除冗余测试：比较依存矩阵的各列，对存在的完全相同的列，保留其中一列，删除其余列，直到各列均不相同；合并模糊组：比较依存矩阵的各行，对存在的完全相同的行，合并为一行，作为一个故障模式模糊组的测试向量，直到各行均不相同；获得简化后的依存矩阵D0：其中1≤...
【技术特征摘要】
1.一种基于相关性模型的机内测试设计方法，其特征是， 步骤一建立相关性模型的数学模型，相关性模型的数学模型的依存矩阵表示2.根据权利要求I所述的一种基于相关性模型的机内测试设计方法，其...
【专利技术属性】
技术研发人员：李璠，蒋觉义，刘萌萌，曾照洋，
申请(专利权)人：中国航空综合技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。