一种低损耗宽输入快速输出的电压限幅电路制造技术

本实用新型专利技术涉及一种低损耗宽输入快速输出的电压限幅电路，包括箝位抑制电路，其特征在于：所述箝位抑制电路的输入端连接低损耗导通电路的输入端和直流电源的输入端，所述箝位抑制电路的输出端连接所述低损耗导通电路的输出端。该电路的输入电压范围宽、快速输出的特点，它能有效把输入瞬态尖峰电压箝位到后级电路所允许的最大电压，且在出现电压尖峰时自始至终能够稳定、可靠工作，并且在正常电压工作时具有大电流传输能力和低压低损耗特性。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种电压限幅电路，尤其是一种低损耗宽输入快速输出的电压限幅电路。
技术介绍
在工业应用中，直流电源输入常常会遇到持续时间从几微秒到几百毫秒的瞬时电压尖峰或瞬时电压浪涌。这些系统中的电子产品不仅必须耐受瞬态电压尖峰而不被损坏，而且还必须在出现瞬时电压尖峰时仍然保持可靠工作。当尖峰或者瞬态持续时间极短，很容易用基于电感器的滤波器和旁路电容器抑制，然而持续时间长的浪涌却不容易得到很好的抑制，目前人们对浪涌、尖峰和瞬态的抑制主要有以下几种方法(I)如图I所示，采用串联限流电阻Rl和并联大功率箝位齐纳二极管ZDl电路。 该电路因串联了有损耗的限流电阻R1，通常只能在小于IOOmA的轻载电流下使用，以保持串联电阻Rl的损耗不过大。(2)如图2所示，采用N沟道场效应管(MOSFET)或NPN型晶体管(BJT)组成串联-通路稳压电路。当正常电压通态工作时，该电路中串联N沟道场效应管(MOSFET)或NPN型晶体管(BJT) —般有O. 6 IV的电压降。当负载电流较大时，N沟道场效应管(MOSFET)或NPN型晶体管(BJT)的损耗较大。(3)采用DC/DC变换获得次级稳定直流电源，该电路能在很宽的输入电压范围甚至持续的输入过电压，都能得到次级稳定的直流电源。但此电路结构复杂、体积大、控制繁琐、成本高，不适合用作瞬态尖峰电压的抑制电路。
技术实现思路
有鉴于此，本技术的目的是提供一种低损耗宽输入快速输出的电压限幅电路。本技术采用以下方案实现一种低损耗宽输入快速输出的电压限幅电路，包括箝位抑制电路，其特征在于所述箝位抑制电路的输入端连接一低损耗导通电路的输入端和一直流电源的正输入端，所述直流电源的负输入端接地，所述箝位抑制电路的输出端连接所述低损耗导通电路的输出端。在本技术一实施例中，所述低损耗导通电路包括第一齐纳二极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一晶体管、第二晶体管、第四晶体管；所述直流电源的正输入端连接所述第一齐纳二极管的阴极、第三电阻的一端和第四晶体管的发射极；所述第一齐纳二极管的阳极连接所述第一电阻的一端；所述第一电阻的另一端连接所述第二电阻的一端和所述第一晶体管的基极；所述第二电阻的另一端接地；所述第一晶体管的集电极连接所述第三电阻的另一端、第四电阻的一端和第二晶体管的基极，所述第一晶体管的发射极接地；所述第四电阻的另一端接地；所述第二晶体管的集电极连接所述第五电阻的一端，所述第二晶体管的发射极接地；所述第五电阻的另一端连接所述第四晶体管的基极；所述第四晶体管的集电极作为所述低损耗导通电路的输出端。在本技术一实施例中，所述箝位抑制电路包括第三晶体管、第六电阻、第一电容、第二齐纳二极管；所述直流电源的正输入端连接所述第六电阻的一端和所述第三晶体管的集电极；所述第六电阻的另一端连接所述第一电容的正极、第二齐纳二极管的阴极和第三晶体管的基极；所述第一电容的负极接地；所述第二齐纳二极管的阳极接地；第三晶体管的发射极作为所述箝位抑制电路的输出端。在本技术一实施例中，所述低损耗导通电路还包括第三齐纳二极管和第四齐纳二极管；所述第三齐纳二极管的阴极连接所述第一晶体管的基极，所述第三齐纳二极管的阳极接地；所述第四齐纳二极管的阴极连接所述第二晶体管的基极，所述第四齐纳二极管的阳极接地。在本技术一实施例中，所述箝位抑制电路还包括第一二极管和第二电容；所述第六电阻的另一端、第一电容的正极和第三晶体管的基极连接所述第一二极管 的阳极；所述第一二极管的阴极连接所述第二齐纳二极管的阴极；所述第二电容的一端连接所述第三晶体管的发射极，另一端接地。在本技术一实施例中，所述第一齐纳二极管或第二齐纳二极管用瞬态电压抑制二极管替换。在本技术一实施例中，所述第一晶体管和第二晶体管是NPN型晶体管。在本技术一实施例中，所述第四晶体管是PNP型晶体管或P沟道场效应管。在本技术一实施例中，所述第三晶体管是NPN型晶体管或N沟道场效应管。与现有技术相比，本技术有益效果体现在(I)保持串联-通路稳压瞬态尖峰电压抑制电路的优势，电路简单，成本低、可靠性闻等特点。(2)解决现有串联-通路稳压瞬态尖峰电压抑制电路中带载损耗大等问题，具有损耗小的特点。(3)该电路具有输入电压范围宽、快速输出的特点。附图说明图I是现有技术采用串联限流电阻和并联齐纳二极管ZDl的的瞬态尖峰电压抑电路图。图2是现有技术串联-通路稳压的瞬态尖峰电压抑电路图。图3是本技术低损耗宽输入快速输出的电压限幅电路的原理框图。图4是本技术低损耗宽输入快速输出的电压限幅电路的一实施例图。图5是本技术低损耗宽输入快速输出的电压限幅电路的另一实施例图。具体实施方式为使本技术的目的、技术方案及优点更加清楚明白，以下将通过具体实施例和相关附图，对本技术作进一步详细说明。如图3所示，本实施例提供一种低损耗宽输入快速输出的电压限幅电路，包括箝位抑制电路2，其特征在于所述箝位抑制电路2的输入端连接低损耗导通电路I的输入端和直流电源的正输入端Vin+，直流电源的负输入端Vin-接地，所述箝位抑制电路2的输出端连接所述低损耗导通电路I的输出端。如图4所示，本实施例提供一种低损耗宽输入快速输出的电压限幅电路，所述低损耗导通电路I包括第一齐纳二极管ZD1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一晶体管(本实施例称为第一 NPN型晶体管)Q1、第二晶体管(本实施例称为第二 NPN型晶体管)Q2、第四晶体管(本实施例称为第一 PNP型晶体管)Q4 ;所述直流电源的正输入端Vin+连接所述第一齐纳二极管ZDl的阴极、第三电阻R3的一端和第一PNP型晶体管Q4的发射极；所述第一齐纳二极管ZDl的阳极连接所述第一电阻Rl的一端；所述第一电阻Rl的另一端连接所述第二电阻R2的一端和所述第一 NPN型晶体管Ql的基极；所述第二电阻R2的另一端接地；所述第一 NPN型晶体管Ql的集电极连接所述第三电阻R3的另一端、第四电阻R4的一端和第二 NPN型晶体管Q2的基极，所述第一 NPN型晶体管Ql的发射极接地；所述第四电阻R4的另一端接地；所述第二 NPN型晶体管Q2的集电极连接所述第五电阻R5的一端，所述第二 NPN型晶体管Q2的发射极接地；所述第五电阻R5的另一端连接所述第一 PNP型晶体管Q4的基极；所述第一 PNP型晶体管Q4的集电极作为 所述低损耗导通电路的输出端。所述箝位抑制电路2包括第三晶体管(本实施例称为第三NPN型晶体管)Q3、第六电阻R6、第一电容Cl、第二齐纳二极管ZD2 ;所述直流电源的正输入端Vin+连接所述第六电阻R6的一端和所述第三NPN型晶体管Q3的集电极；所述第六电阻R6的另一端连接所述第一电容Cl的正极、第二齐纳二极管ZD2的阴极和第三NPN型晶体管Q3的基极；所述第一电容Cl的负极接地；所述第二齐纳二极管ZD2的阳极接地；第三NPN型晶体管Q3的发射极作为所述箝位抑制电路2的输出端。所述低损耗导通电路I还包括第三齐纳二极管ZD3和第四齐纳二极管ZD4 ;所述第三齐纳二极管ZD3的阴极连接所述第一 NPN型晶体管Ql的基极，所述第三齐纳二极管ZD3的阳极接地；所本文档来自技高网...

【技术保护点】
一种低损耗宽输入快速输出的电压限幅电路，包括箝位抑制电路，其特征在于：所述箝位抑制电路的输入端连接一低损耗导通电路的输入端和一直流电源的正输入端，所述直流电源的负输入端接地，所述箝位抑制电路的输出端连接所述低损耗导通电路的输出端。

【技术特征摘要】
1.一种低损耗宽输入快速输出的电压限幅电路，包括箝位抑制电路，其特征在于所述箝位抑制电路的输入端连接一低损耗导通电路的输入端和一直流电源的正输入端，所述直流电源的负输入端接地，所述箝位抑制电路的输出端连接所述低损耗导通电路的输出端。2.根据权利要求I所述的低损 耗宽输入快速输出的电压限幅电路，其特征在于所述低损耗导通电路包括第一齐纳二极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一晶体管、第二晶体管、第四晶体管；所述直流电源的正输入端连接所述第一齐纳二极管的阴极、第三电阻的一端和第四晶体管的发射极；所述第一齐纳二极管的阳极连接所述第一电阻的一端；所述第一电阻的另一端连接所述第二电阻的一端和所述第一晶体管的基极；所述第二电阻的另一端接地；所述第一晶体管的集电极连接所述第三电阻的另一端、第四电阻的一端和第二晶体管的基极，所述第一晶体管的发射极接地；所述第四电阻的另一端接地；所述第二晶体管的集电极连接所述第五电阻的一端，所述第二晶体管的发射极接地；所述第五电阻的另一端连接所述第四晶体管的基极；所述第四晶体管的集电极作为所述低损耗导通电路的输出端。3.根据权利要求I所述的低损耗宽输入快速输出的电压限幅电路，其特征在于所述箝位抑制电路包括第三晶体管、第六电阻、第一电容、第二齐纳二极管；所述直流电源的正输入端连接所述第六电阻的一端和所述第三晶体管的集电极；所述第六电阻的另一端连接所述第一电容的正极、第二齐纳...

【专利技术属性】
技术研发人员：曾春保，陈亚梯，林琼斌，张年吉，
申请(专利权)人：厦门科华恒盛股份有限公司，
类型：实用新型
国别省市：