本发明专利技术提供一种基于片上系统多核融合的软件保护装置，由包括两个或两个以上基于片上系统的微处理器组成的微处理器单元、上电复位电路、总线接口单元、共享存储器、掉电保护电路、USB总线和供电单元组成；其对软件的保护方法主要是将该软件的核心资源通过交叉存储方法存储在本装置不同微处理器内部扩展的随机存储器内部，该产品的核心算法分布于不同微处理器单元内部程序存储空间；软件产品运行时，微处理器单元将对应的核心资源或核心算法运行结果通过总线接口单元提供给运行的软件产品。本发明专利技术以基于片上系统的微处理器为核心，增加了微处理器类型的判断难度，增强了保护装置自身和受保护软件的反逆向能力。
【技术实现步骤摘要】
本专利技术涉及属于软件保护领域，具体涉及一种。
技术介绍
目前，从技术层面对软件的知识产权进行保护，主要措施有纯软件保护和硬件、软件相结合的两种保护模式。对于使用纯软件保护方式可以通过源程序反汇编或对源程序跟踪调试，很容易分析出注册验算算法，或者提取主要代码，修改代码逻辑来完成程序文件解密；基于硬件的软件的保护方法以其不易复制，成为各类软件商通常采用的有效保护手段，该类保护装置一般由单一微处理器、非易性数据存储器、接口电路和电源电路等部分组成。如公开号为CN202110552U、专利技术名称为“一种基于多体交叉存储技术的软件保护装置”的中国专利文献公开的保护装置，其在软件产品发行时将核心资源，包括关键信息和执行关键 信息所有的功能参数，分别以不同的加密算法存储于不同的存储体，达到进一步保护软件的目的。这种类型的软件保护方式不足之处在于一方面采用单一微处理器，降低了其保密性，随着微电子逆向工程的发展，可轻易获取处理器内部电路结构，跳过软件保护字段，分析出微处理器程序，得到软件产品核心算法；另一方面，在获取微处理器程序后，能方便的读出加密存储器保存的信息。
技术实现思路
本专利技术的目的是克服现有技术中存在的问题和不足，提供一种安全、可靠的基于片上系统多核融合的软件保护装置及方法。本专利技术的技术方案是本专利技术的基于片上系统多核融合的软件保护装置，其结构特点是包括微处理器单元、上电复位电路、总线接口单元、共享存储器、掉电保护电路、USB总线和为系统提供电源的供电单元；上述的微处理器单元包括两个或两个以上的基于片上系统的微处理器，且设定其中的一个微处理器为主控微处理器；微处理器单元的两个或两个以上的微处理器、总线接口单元和共享存储器通过USB总线通信电连接；上电复位电路具有与微处理器单元的微处理器的个数相同的复位输出端；上电复位电路的各复位输出端分别对应与微处理器单元的各微处理器的外部复位控制端电连接；总线接口单元使用时与运行受保护软件的设备的总线通信电连接；上述的掉电保护电路为一种当供电单元失电时向微处理器单元的各微处理器的内部的随机存储器提供电源的电路。进一步的方案是上述的上电复位电路还具有电源端和应急电源端；上电复位电路包括开关三极管Tl、电阻R1、电阻R2、电阻R3、电容Cl、电容C2、电容C3以及个数与上电复位电路的复位输出端的个数相同的复位输出降压电阻；电容Cl的一端即为上述的上电复位电路的电源端；电容Cl的另一端、电阻Rl的一端以及电阻R2的一端共线；电阻Rl的另一端接地；电阻R2的另一端与开关二极管Tl的基极电连接；开关二极管Tl的射极、电容C2的一端以及电容C3的一端共同接地；电容C2的另一端、电容C3的另一端、开关三极管Tl的集电极、电阻R3的一端以及各复位输出降压电阻的一端共线；电阻R3的另一端即为上述的上电复位电路的应急电源端；各复位输出降压电阻的另一端即为上述的上电复位电路的复位输出端；上电复位电路的电源端与上述的供电单元电连接。进一步的方案是上述的掉电保护电路105具有电源端、复位电源输出端和与微处理器单元的微处理器的个数相同的掉电应急电源输出端；掉电保护电路包括调整三极管T2、电阻R4、电阻R5、电阻R6、电容C4、电池BATl和与微处理器单元的微处理器的个数相同的降压电阻；电容C4的一端、电阻R4的一端和调整三极管T2的集电极具有公共接点，该公共接点即为上述的掉电保护电路的电源端；电容C4的另一端接地；电阻R4的另一端、电阻R5的一端和调整三极管T2的基极共线；电阻R5的另一端接地；调整三极管T2的射极与电阻R6的一端电连接；电阻R6的另一端、电池BATl的正极和各降压电压的一端因共线而具有一个公共接点，该公共接点即为上述的掉电保护电路的复位电源输出端；各降压电阻的另一端即为上述的掉电保护电路的掉电应急电源输出端；掉电保护电路的各掉电应急电源输出端分别对应与微处理器单元的各微处理器的电源端电连接；掉电保护电路的电源端与上述的供电单元电连接；掉电保护电路的复位电源输出端与上述的上电复位电路的应急电 源端电连接。 —种由上述的基于片上系统多核融合的软件保护装置对软件进行保护的方法包括以下步骤 ①在受保护软件的开发阶段将核心算法进行分解，嵌入到基于片上系统的微处理器单元的不同的微处理器中，同时确定与受保护软件之间的通信； ②在受保护软件产品发行时将核心资源，包括关键信息和执行关键信息所有的功能参数，分别以不同的加密算法存储于微处理器单元中不同的微处理器内部扩展的随机存储器中； ③受保护软件通过总线接口单元向微处理器单元的主控微处理器发送命令需求，主控微处理器解析接受到的命令，若命令合法，主控微处理器根据要求让微处理器单元中的其他微处理器执行相关的动作并返回受保护软件需要的参数；若命令不合法，主控微处理器根据是否满足自毁条件决定是否销毁受保护软件的核心资源和嵌入的核心算法； ④当微处理器单元中的各微处理器被蓄意拆卸，或被进行损伤性的探测内部资源时，微处理器单元内的各微处理器内部随机存储器数据立即丢失。本专利技术具有积极的效果(I)本专利技术以基于片上系统的微处理器为核心，增加微处理器类型的判断难度，提高保护装置的软件保护能力。(2)采用多种基于片上系统的微处理器并行处理受保护软件需要存储的核心资源，提高了信息探测、逻辑分析和微电子逆向的难度。(3)掉电保护电路保证在掉电情况下使软件保护装置初始化变量值保持在微处理器的随机存储器中；当微处理器离开保护装置，其内部被保护软件变量值不可逆的丢失。附图说明图I为本专利技术的组成结构示意 图2为本专利技术的优选的上电复位电路原理 图3是本专利技术优选的掉电保护电路。上述附图中的附图标记如下微处理器单元101，主控微处理器101-1，微处理器101-2，……微处理器101-n，上电复位电路102，总线接口单元103，共享存储器104，掉电保护电路105，USB总线106，供电单元107。具体实施例方式(实施例I) 见图1，本实施例的基于片上系统多核融合的软件保护装置，由微处理器单元101、上电复位电路102、总线接口单元103、共享存储器104、掉电保护电路105、USB总线106和供电单元107组成。微处理器单元101由基于片上系统的微处理器101-1、微处理器101-2……微处理器101-n组成。微处理器单元101内的微处理器的个数η可依据需要在2至20的范围内确定，本实施例中，微处理器单元101内的微处理器的个数η的数值为5个。设定微处理器101-1为主控微处理器。微处理器单元101的各个微处理器均具有电源端、外部复位控制端 和通信端。前述的片上系统(System-on-a-chip,英文缩写为SoC),指的是在单个芯片上集成一个完整的系统。主控微处理器101-1及其他微处理器可选用美国芯科实验室有限公司(SiliconLaboratories, Inc.)生产的 C8051F12X/13X、C8051F31X/32X/33X/34X、C8051F41X 系列；或美国爱特梅尔(Atmel)公司生产的AT89C51RC2/RD2/RE2、AT89C51IC2/ID2/IE2等内部带有XRAM和停机模式的微处理器。上电复位电路102具有电源端、应急电源端和本文档来自技高网...
【技术保护点】
一种基于片上系统多核融合的软件保护装置，其特征在于：包括微处理器单元（101）、上电复位电路（102）、总线接口单元（103）、共享存储器（104）、掉电保护电路（105）、USB总线（106）和为系统提供电源的供电单元（107）；所述的微处理器单元（101）包括两个或两个以上的基于片上系统的微处理器，且设定其中的一个微处理器为主控微处理器；微处理器单元（101）的两个或两个以上的微处理器、总线接口单元（103）和共享存储器（104）通过USB总线（106）通信电连接；上电复位电路（102）具有与微处理器单元（101）的微处理器的个数相同的复位输出端；上电复位电路（102）的各复位输出端分别对应与微处理器单元（101）的各微处理器的外部复位控制端电连接；总线接口单元（103）使用时与运行受保护软件的设备的总线通信电连接；所述的掉电保护电路（105）为一种当供电单元（107）失电时向微处理器单元（101）的各微处理器的内部的随机存储器提供电源的电路。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈鉴富，张红琴，古春生，侯雪亚，
申请(专利权)人：江苏技术师范学院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。