本发明专利技术公开了一种CMOS图像传感器列共享2×2像素单元及像素阵列，由4个像素排列成2×2像素阵列作为一组像素单元；每组像素单元的前列两个像素和后列两个像素分别在列内共享选择晶体管、源跟随晶体管、复位晶体管和漂浮有源区；CMOS图像传感器二维像素阵列中金属连线使用两层金属线进行连接，仅使用第0层金属线和第1层金属线作为器件的控制线而实现采集图像信息功能，不使用第2层或更高层金属线作为器件控制线，可降低光电二极管Si表面上的介质高度，使得更多的光入射到光电二极管，能够提高小面积像素传感器的用光效率和转换增益，从而提高灵敏度，可以有效提高小面积像素图像传感器的图像品质。
【技术实现步骤摘要】
本专利技术涉及一种CMOS图像传感器，尤其涉及一种CMOS图像传感器列共享2X2像素单元及像素阵列。
技术介绍
图像传感器已经广泛应用于数码相机、移动手机、医疗器械、汽车和其他应用场合。特别是CMOS (互补型金属氧化物半导体)图像传感器的快速发展，使人们对低功耗小尺寸高分辨率图像传感器有了更高的要求。现有技术中的CMOS图像传感器列共享2X2像素单元结构的排布方式以4T2S(四 晶体管两个像素共享)为例，由于依赖于像素本身的结构特征，其像素阵列一般需要第I层金属，第2层金属和第3层金属作为器件互连线，相邻行像素间或相邻列像素间分别需要多行或多列第I层金属、第2层金属或第3层金属连线；并且漂浮有源区与源跟随晶体管栅极相连接的金属电容寄生较大。上述现有技术至少包含以下缺点由于小面积像素传感器的感光面积小，灵敏度低，使得传递暗光下的信息不够清晰。尤其在使用第I层金属，第2层金属和第3层金属作为器件互连线时，光电二极管Si(硅)表面上的介质高度较高，金属线阻挡了部分光线入射到光电二极管中；并且，漂浮有源区与源跟随晶体管栅极相连接的金属线离电源金属线较近，漂浮有源区电容寄生大，导致信号电子转换成信号电压的幅度(转换增益)不大。
技术实现思路
本专利技术的目的是提供一种灵敏度高的小面积CMOS图像传感器列共享2X2像素单元及像素阵列。本专利技术的目的是通过以下技术方案实现的本专利技术的CMOS图像传感器列共享2X2像素单元，单个像素包括光电二极管、电荷传输晶体管、选择晶体管、源跟随晶体管、复位晶体管、漂浮有源区及金属连线，由4个像素排列成2X2像素阵列作为一组像素单元；每组像素单元的前列两个像素和后列两个像素分别在列内共享选择晶体管、源跟随晶体管、复位晶体管和漂浮有源区；所述前列两个像素共享的选择晶体管和源跟随晶体管位于像素单元的顶部，所述后列两个像素共享的选择晶体管和源跟随晶体管位于像素单元的底部。本专利技术的CMOS图像传感器像素阵列，包括多组权利要求I或2所述的CMOS图像传感器列共享2X2像素单元，多组像素单元在垂直和水平方向上排列成为二维像素阵列，所述二维像素阵列中金属连线使用两层金属线进行连接，包括第O层金属线和第I层金属线。由上述本专利技术的技术方案可知，本专利技术的CMOS图像传感器列共享2X2像素单元及像素阵列，由于由4个像素排列成2X2像素阵列作为一组像素单元；每组像素单元的前列两个像素和后列两个像素分别在列内共享选择晶体管、源跟随晶体管、复位晶体管和漂浮有源区；CMOS图像传感器二维像素阵列中金属连线使用两层金属线进行连接，仅使用第O层金属线和第I层金属线作为器件的控制线而实现采集图像信息功能，不使用第2层或更高层金属线作为器件控制线，可降低光电二极管Si表面上的介质高度，使得更多的光入射到光电二极管，能够提高小面积像素传感器的用光效率和转换增益，从而提高灵敏度，可以有效提高小面积像素图像传感器的图像品质。附图说明图I是本专利技术的CMOS图像传感器列共享2X2像素单元的具体实施例一中四个像素组成的4T2S结构电路示意图；图2是本专利技术的CMOS图像传感器列共享2X2像素单元的具体实施例一中四个像素组成的4T2S结构版图示意图； 图3是本专利技术的CMOS图像传感器阵列的具体实施例一中6x 4像素阵列电路示意图；图4是本专利技术的CMOS图像传感器阵列的具体实施例一中6x 4像素阵列版图示意图。具体实施例方式下面结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术的保护范围。本专利技术实施例描述中，使用第O层金属线和第I层金属线并不是实现本专利技术唯一实施方式，也可使用第I层金属线和第2层金属线或其它层金属线来实现本专利技术像素结构优势。本专利技术的CMOS图像传感器列共享2X2像素单元，其较佳的具体实施方式如图I、图2所示单个像素包括光电二极管、电荷传输晶体管、选择晶体管、源跟随晶体管、复位晶体管、漂浮有源区及金属连线，其特征在于由4个像素排列成2X2像素阵列作为一组像素单元；每组像素单元的前列两个像素和后列两个像素分别在列内共享选择晶体管、源跟随晶体管、复位晶体管和漂浮有源区；所述前列两个像素共享的选择晶体管和源跟随晶体管位于像素单元的顶部，所述后列两个像素共享的选择晶体管和源跟随晶体管位于像素单元的底部。所述漂浮有源区与源跟随晶体管栅极在列方向上用第I层金属连线连接，该金属连线与电源金属连线不相邻。本专利技术的CMOS图像传感器像素阵列，其较佳的具体实施方式如图3、图4所示包括多组上述的CMOS图像传感器列共享2X2像素单元，多组像素单元在垂直和水平方向上排列成为二维像素阵列，所述二维像素阵列中金属连线使用两层金属线进行连接，包括第O层金属线和第I层金属线。所述二维像素阵列中，在列方向上同列像素间的电源线和列输出线使用第I层金属连线；所述二维像素阵列中，在行方向上同行像素间的晶体管器件控制线使用第O层金属连线。本专利技术解决现有图像传感器小面积像素灵敏度低的问题，仅使用第O层金属线和第I层金属线作为器件的控制线而实现采集图像信息功能，不使用第2层或更高层金属线作为器件控制线，可降低光电二极管Si表面上的介质高度，使得更多的光入射到光电二极管。漂浮有源区连接源跟随晶体管栅极的金属线远离电源金属线，可降低漂浮有源区的寄生电容，从而提高了信号电子转换为信号电压的幅度。因此，本专利技术的CMOS图像传感器列 共享2X2像素单元结构能够提高小面积像素传感器的用光效率和转换增益，从而提高灵敏度，所以可以有效提高小面积像素图像传感器的图像品质。实施例一如图I所示电路示意图，CMOS图像传感器列共享2X2像素单元采用4T2S结构，包括四个像素，像素11、像素12、像素21和像素22。PDll、roi2、PD21和PD22分别是像素11、像素12、像素21和像素22的光电二极管；TX11、ΤΧ12、ΤΧ21和ΤΧ22分别是像素11、像素12、像素21和像素22的电荷传输晶体管；RX1和RX2为复位晶体管，SFl和SF2为源跟随晶体管，SXl和SX2为选择晶体管；像素11和像素21共孕复位晶体管RX1、源跟随晶体管SF1、选择晶体管SX1，像素12和像素22共享复位晶体管RX2、源跟随晶体管SF2、选择晶体管SX2 ；SX1和SFl位于前列像素11和像素21的顶部,SX2和SF2位于后列像素12和像素22的底部。FDl为像素11和像素21共享的漂浮有源区，FD2为像素12和像素22共享的漂浮有源区；SN1和SN2为列信号输出线，VC为电源线。晶体管控制线SVl连接选择晶体管SXl的栅极，控制线TVl连接电荷传输晶体管TXll和TX12的栅极，控制线RV连接复位晶体管晶体管RXl和RX2的栅极，控制线TV2连接电荷传输晶体管TX21和TX22的栅极，控制线SV2连接选择晶体管SX2的栅极；SN1和SN2分别连接源跟随晶体管的源极，VC连接RX1、RX2、SXl和SX2的漏极；漂浮有源区FDl与源跟随晶体管SFl的栅极相连接，漂浮有源区FD2与源跟随晶体管SF2的栅极相连接。图2本文档来自技高网...
【技术保护点】
一种CMOS图像传感器列共享2×2像素单元，单个像素包括光电二极管、电荷传输晶体管、选择晶体管、源跟随晶体管、复位晶体管、漂浮有源区及金属连线，其特征在于：由4个像素排列成2X2像素阵列作为一组像素单元；每组像素单元的前列两个像素和后列两个像素分别在列内共享选择晶体管、源跟随晶体管、复位晶体管和漂浮有源区；所述前列两个像素共享的选择晶体管和源跟随晶体管位于像素单元的顶部，所述后列两个像素共享的选择晶体管和源跟随晶体管位于像素单元的底部。
【技术特征摘要】
【专利技术属性】
技术研发人员：郭同辉，陈杰，刘志碧，旷章曲，唐冕，
申请(专利权)人：北京思比科微电子技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。