基于FPGA的8位复杂指令集中央处理器制造技术

本发明专利技术属FPGA嵌入式系统技术领域，具体为一种基于FPGA的8位复杂指令集中央处理器。系统整个CPU核由以下基本部件组成：寄存器组、时序控制模块、数据通路模块；系统主时钟由片外晶振统一提供，后续模块所需的同步时钟也由该时钟经过分频、相移给出；时序控制模块负责对IP核的各子模块进行时序控制，确保读写数据不发生冲突；寄存器组对读、写数据进行暂存；数据通路模块负责硬件模块间数据流的走向控制及基本的运算操作。本发明专利技术采用状态机对指令系统进行统一的描述，令数据流的走向明确、清晰；同时，本发明专利技术涵盖了一款编译器，逐条汇编指令通过仿真验证，为硬件系统准确接收二进制码流提供了保证。

【技术实现步骤摘要】

本专利技术属FPGA嵌入式系统
，具体涉及一种基于FPGA实现8位CISC CPU(复杂指令集中央处理器)。
技术介绍
伴随着集成电路，特别是超大规模集成电路(VLSI)技术工艺的飞速进步，FPGA/CPLD芯片得到了迅猛发展，并使电子技术的设计迈进了 SOPC时代，而各种IP核的设计、应用则是SOPC设计的重要特征。Altera公司推出了基于FPGA的通用CPU核NI0S，许多第二方的IC设计公司将现在广泛应用的各种CPU (如8031)的IP核推向市场。然而，利用硬件描述语言Verilog为基础的EDA设计方法，用户也可以自行设计面向应用的专用CPU核、构建适用的嵌入式系统，这对于降低成本、提高性价比、拥有独立知识产权的独创性设计意义重大。 许笛于2011年5月在《计算机与数字工程》上发表的“ 16位CISC CPU的FPGA设计”虽然也基于FPGA实现了 CISC CPU的设计，但是其未采用状态机的设计思想，整个指令系统的设计过程中数据流走向不明确。并且通篇未给出详细的仿真结果，对于各功能模块的时序及功能验证均不明确，没有很好地体现自顶向下的设计思想。
技术实现思路
本专利本文档来自技高网...

【技术保护点】
基于FPGA的8位复杂指令集中央处理器，其特征在于：系统整个CPU核由以下基本部件组成：寄存器组、时序控制模块、数据通路模块；系统主时钟由片外晶振统一提供，后续模块所需的同步时钟也由该时钟经过分频、相移给出；所述时序控制模块负责对IP核的各子模块进行时序控制，确保读写数据不发生冲突；所述寄存器组对读、写数据进行暂存；所述数据通路模块负责硬件模块间数据流的走向控制及基本的运算操作，该数据通路模块包含①算术逻辑单元、②指令寄存器(IR)、③程序计数器、④堆栈寄存器、⑤工作寄存器、12位数据总线data_bus[11:0]、12位地址总线addr_bus[11:0]；其中，算术逻辑单元执行加算术运算...

【技术特征摘要】

【专利技术属性】
技术研发人员：任俊彦，黄佳森，叶凡，李宁，许俊，李巍，
申请(专利权)人：复旦大学，
类型：发明
国别省市：