多功能内存接口电路制造技术

本实用新型专利技术公开了一种多功能内存接口电路，包括：信号输入端、信号接收电路、检测电路、控制电路、偏置发生电路和信号输出端，所述信号输入端、信号接收端、控制电路依次电性连接，所述检测电路并联在信号接收电路上，所述控制电路与偏置发生电路控制连接，所述偏置发生电路与信号输出端电性连接。通过上述方式，本实用新型专利技术多功能内存接口电路能够降低生产成本，运行状况稳定，能够提供多种内存接口的支持。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电子电路领域，特别是涉及一种多功能内存接口电路。
技术介绍
随着半导体制造工艺的不断提升，芯片设计能力的不断提高，各类处理器的功能也在急剧提升，对内存的容量、速度都提出了更高的要求。内存技术也在不断发展，从SDRSDARM, MOBILE SDRAM,发展到 DDR, DDR2, Mobile DDR,到现在正在批量推出的 DDR3SDRAM，其容量和速度都在呈线性增长，对于MOBILE SDRAM的应用，除了性能以外，功耗的控制，也至关重要。对于多数SoC来说，其性能也在不但提升，对内存容量和速度的需求也在 不断提升，从早期的对SDR SDRAM的需求到现在的对DDR2，DDR3的需求。但是作为电子设备的一个非常基木的要求就是向前的兼容性，这样能保持以前开发的固件，软件，辅助器件等仍能与新的产品配合，在产品不断升级的过程中，不失去市场和应用。内存就是一个非常典型的例子。为了保持兼容性，许多SoC芯片都要求其内存接口 IP能够支持多种接口标准，如SDR SDRAM, DDRl, DDR2，有些甚至要求能够支持mobile SDRAM, mobileDDR等，这样能使一个芯片用于多个平台。要支持多个接口标准，最简单的做法是将几个不同的接口拼在一起，但是这样做，不仅面积剧增，而且会因为输入输出的负载变大而增大功耗、降低性能。面积的增加，会导致一连串的问题，包括成本增加、良率下降、芯片的集成变得更复杂甚至不可能。不仅如此，因为不同的内存接口标准还采用不同的1/0电压，所以需采用不同的供电网络，这样一来会增加芯片成本，还会导致潜在的芯片失败，所以多模接口的设计不能是一个简单的叠加。
技术实现思路
本技术主要解决的技术问题是提供一种多功能内存接口电路，能够降低生产成本,运行状况稳定,能够提供多种内存接口的支持。为解决上述技术问题，本技术采用的一个技术方案是提供一种多功能内存接口电路，包括信号输入端、信号接收电路、检测电路、控制电路、偏置发生电路和信号输出端，所述信号输入端、信号接收端、控制电路依次电性连接，所述检测电路并联在信号接收电路上，所述控制电路与偏置发生电路控制连接，所述偏置发生电路与信号输出端电性连接。在本技术一个较佳实施例中，所述偏置发生电路与信号输出端之间还连接有比较器。在本技术一个较佳实施例中，所述信号接收电路包括单元信号接收器和差动信号接收器。在本技术一个较佳实施例中，所述偏置发生电路包括带PMOS管的上拉路径偏置电路和带NMOS管的下拉路径偏置电路。在本技术一个较佳实施例中，所述输入信号端上还并联有保护电路。本技术的有益效果是本技术多功能内存接口电路能够降低生产成本，运行状况稳定，能够提供多种内存接口的支持。附图说明图I是本技术多功能内存接口电路一较佳实施例的结构示意图；附图中各部件的标记如下1、信号输入端，2、信号接收电路，3、检测电路，4、控制电路，5、偏置发生电路，6、信号输出端，7、比较器，8、保护电路。具体实施方式以下结合附图对本技术的较佳实施例进行详细阐述，以使本技术的优点和特征能更易于被本领域技术人员理解，从而对本技术的保护范围做出更为清楚明确的界定。请参阅图1，一种多功能内存接口电路，包括信号输入端I、信号接收电路2、检测电路3、控制电路4、偏置发生电路5和信号输出端6，所述信号输入端I、信号接收端2、控制电路4依次电性连接，所述检测电路3并联在信号接收2电路上，所述控制电路4与偏置发生电路控5制连接，所述偏置发生电路5与信号输出端6电性连接。另外，所述偏置发生电路5与信号输出端之间6还连接有比较器7。另外，所述信号接收电路2包括单元信号接收器和差动信号接收器。另外，所述偏置发生电路5包括带PMOS管的上拉路径偏置电路和带NMOS管的下拉路径偏置电路。另外，所述输入信号端6上还并联有保护电路8。区别于现有技术，本专利技术多功能内存接口电路，能够降低生产成本，运行状况稳定，能够提供多种内存接口的支持。以上所述仅为本技术的实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的
，均同理包括在本技术的专利保护范围内。权利要求1.一种多功能内存接口电路，其特征在于，包括信号输入端、信号接收电路、检测电路、控制电路、偏置发生电路和信号输出端，所述信号输入端、信号接收端、控制电路依次电性连接，所述检测电路并联在信号接收电路上，所述控制电路与偏置发生电路控制连接，所述偏置发生电路与信号输出端电性连接。2.根据权利要求I所述的多功能内存接口电路，其特征在于，所述偏置发生电路与信号输出端之间还连接有比较器。3.根据权利要求I所述的多功能内存接口电路，其特征在于，所述信号接收电路包括单元信号接收器和差动信号接收器。4.根据权利要求I所述的多功能内存接口电路，其特征在于，所述偏置发生电路包括带PMOS管的上拉路径偏置电路和带NMOS管的下拉路径偏置电路。5.根据权利要求I所述的多功能内存接口电路，其特征在于，所述输入信号端上还并 联有保护电路。专利摘要本技术公开了一种多功能内存接口电路，包括信号输入端、信号接收电路、检测电路、控制电路、偏置发生电路和信号输出端，所述信号输入端、信号接收端、控制电路依次电性连接，所述检测电路并联在信号接收电路上，所述控制电路与偏置发生电路控制连接，所述偏置发生电路与信号输出端电性连接。通过上述方式，本技术多功能内存接口电路能够降低生产成本，运行状况稳定，能够提供多种内存接口的支持。文档编号G11C7/10GK202650539SQ20122023338公开日2013年1月2日 申请日期2012年5月23日 优先权日2012年5月23日专利技术者陈 峰 申请人:常州芯奇微电子科技有限公司本文档来自技高网...

【技术保护点】
一种多功能内存接口电路，其特征在于，包括：信号输入端、信号接收电路、检测电路、控制电路、偏置发生电路和信号输出端，所述信号输入端、信号接收端、控制电路依次电性连接，所述检测电路并联在信号接收电路上，所述控制电路与偏置发生电路控制连接，所述偏置发生电路与信号输出端电性连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈峰，
申请(专利权)人：常州芯奇微电子科技有限公司，
类型：实用新型
国别省市：